在完整流程中的角色
在 40nm 背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器工艺流中，金属四（MET4）互连模块在后段工艺（BEOL）互连叠层中占据关键位置 。该模块接收已完成前端器件制造的晶圆——包括钉扎光电二极管（PPD）构建、传输栅极集成和浮动扩散（FD）优化——以及下层金属层级（MET1 至 MET3）及其相关的层间介质（ILD）。进入 MET4 的晶圆已完成通孔三（Via-3）穿过第四层间介质（ILD4）的垂直连接，建立了从像素读出晶体管向上通过互连叠层的电学路径 。
MET4 模块必须提供一种同时满足三项要求图形化金属互连层 。首先，它提供像素阵列与外围读出电路之间的低电阻水平信号布线 。其次，它作为电磁屏蔽层，抑制敏感模拟像素信号与噪声数字逻辑之间的串扰 。第三，在 BSI 配置中，它可充当光学反射镜，将未吸收的光子重新导向硅衬底，以提高量子效率（QE）。MET4 输出的下游接收方包括后续的 ILD5 沉积、任何额外的上层金属层级，以及最终的钝化和焊盘形成步骤 。
特别是在 BSI CMOS 图像传感器中，正面金属化的重要性更高，因为光线从背面进入；因此，正面金属不会在光电二极管上产生阴影，反而可以作为反射层加以利用 。这从根本上改变了与正面照度传感器相比 MET4 的设计约束条件，在正面照度传感器中，金属不透明性会直接阻挡光子到达感光区域 。因此，40nm 金属四互连集成必须平衡电学布线密度与光学反射率优化——这是传统逻辑后段工艺流程中所没有的二元性 。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
METAL 4 TRENCH - Photo
在 40nm BSI CMOS Image Sensor 中，“40nm BSI CMOS Image Sensor metal-four interconnect integration process flow”对应 MET4 模块的第 200 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
进入状态与序列逻辑
集成依赖关系
40nm BSI CMOS 图像传感器序列中的 MET4 模块依赖于多个上游模块的成功完成 。第四层间介质（ILD4）必须提供具有足够介质隔离的平坦化表面，因为来自 ILD4 的任何形貌残留都会传播到 MET4 沟槽光刻中，降低图案保真度 。穿透 ILD4 的通孔三连接必须完全形成且电学连续，因为 MET4 将着陆在这些通孔顶部，以完成从像素源跟随器晶体管到上层布线层的垂直导电路径 。
序列排序原理
MET4 模块工艺流程遵循基于每道工序物理约束的顺序逻辑 （工程实践）。首先，沉积并平坦化 ILD4 介质 （工程实践）。其次，图形化、刻蚀并填充 Via-3 （工程实践）。第三，使用氟化氪（KRF）光刻技术图形化 MET4 沟槽 （工程实践）。第四，沉积金属并通过化学机械平坦化（CMP）进行平坦化 （工程实践）。这种排序确保了在金属沟槽定义之前存在通孔焊盘，防止在通孔到金属界面处出现开路失效 。其原理与基础 VLSI 制造中描述的多层金属形成原理相似，其中每一层之间的平坦化对于防止累积形貌退化至关重要，否则会使上层光刻无法进行 。
决定对 METAL 4 TRENCH - Photo 集成使用 KRF 光刻，反映了分辨率要求与成本之间的权衡 （工程实践）。在 40nm 节点，MET4 的间距通常比关键前端层宽松，使得 KRF 光刻足以进行图形化，同时保持吞吐量优势 （工程实践）。然而，像素阵列区域可能包含用于光屏蔽或反射器图形化的细间距金属栅格，这会将光刻要求推向接近 KRF 的分辨率极限，并需要积极的邻近效应校正 。
与相邻模块的连接
MET4 模块并非孤立存在 （工程实践）。其进入状态直接由 40nm BSI CMOS 图像传感器第四层间介质集成工艺流程 决定，该流程控制着 MET4 沟槽光刻所依赖的介质表面质量和厚度均匀性 。类似地，40nm BSI CMOS 图像传感器通孔三集成工艺流程 决定了 MET4 必须着陆的通孔三轮廓和填充质量 。这些前置模块中引入的任何缺陷或不均匀性都会表现为 MET4 的图形化或填充缺陷，说明连续的后段工艺子模块之间存在紧密耦合 （工程实践）。
物理与化学机制
METAL 4 TRENCH - Photo 集成原理
METAL 4 TRENCH - Photo 步骤使用光刻技术在光刻胶中定义金属-4 互连几何结构 。其原理依赖于通过掩模版对光敏抗蚀剂进行紫外（UV）曝光，其中光学系统形成的光学像通过化学放大抗蚀剂（CAR）中的酸催化去保护反应来调节抗蚀剂的溶解度 。对于 40nm BSI CMOS 图像传感器，KRF 光刻产生光学像，抗蚀剂显影化学作用将潜像转化为三维抗蚀剂轮廓，作为后续介质沟槽形成的刻蚀掩模 。
MET4 沟槽图案的分辨率受光学系统特性和抗蚀剂化学性质的制约 。当沟槽尺寸接近 KRF 的光刻极限时，邻近效应——如线端缩短、圆角和等密偏差——变得显著 。这些效应源于光酸产生剂（PAG）在抗蚀剂基质中的扩散以及照明光源的部分相干性 。在像素阵列区域，金属布线密度可能较低但光学均匀性对反射器功能至关重要，其邻近环境与外围电路区域（以密集互连图案为主）存在显著差异 。这种图案密度的空间变化需要仔细的掩模邻近校正，以在两个区域保持一致的沟槽关键尺寸 。
光刻胶轮廓质量直接决定沟槽刻蚀轮廓 。垂直度不足或粗糙度过大的抗蚀剂侧壁会将这些缺陷传递到介质沟槽中，造成金属填充空洞或侧壁粗糙度，从而增加线电阻并降低电迁移寿命 （工程实践）。
金属沉积与阻挡层形成
沟槽刻蚀后，MET4 模块沉积一层扩散阻挡层——通常是难熔金属氮化物——以防止金属离子迁移到周围介质中，并且在 BSI CIS 中关键的是，防止其迁移到下方像素区域，否则会引入暗电流和由缺陷介导的噪声 。阻挡层必须保形地覆盖沟槽侧壁和底部，同时在通孔界面处保持足够低的电阻 。阻挡层沉积的物理机制涉及基于溅射或原子层沉积（ALD）的工艺，这些工艺在所有暴露表面上成核形成薄而连续的薄膜 。该阻挡层中的任何针孔或不连续性都会为金属原子扩散到介质叠层中创造直接路径 。
块状金属填充采用电化学沉积（用于铜基互连）或物理气相沉积（PVD，用于铝基方案）。金属的选择会影响从减薄后的 BSI 衬底背面观察时 MET4 层的反射率，这进而影响背面表面与正面金属反射镜之间形成的光学腔 。在铜基工艺中，电化学填充必须在通孔底部均匀成核并向外生长，无缝隙或空洞形成，因为这些缺陷会增加电阻并造成可靠性隐患 。
平坦化物理过程
CMP 步骤去除多余的金属和阻挡层材料，仅将金属留在沟槽凹槽内 （工程实践）。其机制依赖于在机械研磨和化学溶解共同作用下金属与介质之间不同的去除速率 。在 40nm BSI CMOS 图像传感器的背景下，CMP 必须实现整个晶圆的全局平坦化，同时避免宽金属特征中的碟形凹陷和密集区域的侵蚀——两者都会降低后续 ILD5 表面的平坦度并将形貌传播到上层 。CMP 的化学组分涉及金属表面的氧化，随后机械去除氧化层，浆料化学性质经过调整以保持金属与介质之间的选择性 。
界面与失效传播
向上界面：MET4 至 ILD5
MET4 表面形貌直接影响 ILD5 的沉积和后续上层金属的图形化 。如果 CMP 在宽的 MET4 线上产生过度碟形凹陷，ILD5 将填充该凹陷，但会造成局部介质变薄，进而可能在上层引起层间介质击穿或金属到金属的短路 。相反，如果 CMP 留下金属残留物——浆料颗粒或化学残留——则可能引发层间漏电路径，损害传感器可靠性 。
向下界面：MET4 至 Via-3 及下层金属
MET4 到 Via-3 的界面是一个关键的可靠性节点 （工程实践）。通孔顶部的金属填充不完全，或 CMP 过程中阻挡层分层，会产生高电阻接触，降低像素读出链中的信号完整性 。由于 BSI CMOS 图像传感器依赖相关双采样（CDS）来抑制复位噪声，MET4 通孔着陆处的任何电阻变化都会转化为像素间的转换增益不均匀性 。这种不均匀性尤其有害，因为它会引入固定图案噪声（FPN），而 CDS 无法校正这种噪声，需要额外的数字校正，从而增加读出复杂性 。
横向界面：像素阵列 vs [A1] 外围逻辑
从像素阵列区域到 MET4 上的外围逻辑区域的过渡，涉及金属密度和图案几何结构的剧烈变化 。像素阵列可能将 MET4 用作光屏蔽或反射栅格，并带有与像素边界对齐的周期性开口，而外围逻辑则使用 MET4 进行密集信号布线 。这种密度变化会产生 CMP 负载效应——阵列区域与逻辑区域经历不同的去除速率——并可能在边界处引起金属高度不连续性 。这些高度不连续性向上传播到后续的介质和金属层，最终影响焊盘平坦度和引线键合可靠性 （工程实践）。
失效传播路径
金属通过受损阻挡层扩散是 BSI CIS 中一种特别隐蔽的失效模式 。如果金属离子从 MET4 通过阻挡层缺陷迁移到下方介质中并最终到达光电二极管耗尽区，它们会引入深能级陷阱，增强产生-复合电流，表现为受影响像素中的暗电流升高和随机电报信号（RTS）噪声 。FD 区域附近的高电场放大了即使很小浓度金属污染的影响，使得 MET4 处的阻挡层完整性成为首要可靠性问题 。这里的基本物理涉及陷阱辅助载流子产生，并通过 Poole-Frenkel 效应增强，其中局部电场降低了深能级缺陷处俘获载流子的发射势垒，呈指数级增加产生率 。
MET4 信号线与像素阵列之间的电磁串扰是另一种失效路径 。在逻辑芯片键合在像素阵列上方的堆叠传感器架构中，MET4 可作为屏蔽层来抑制逻辑域与像素域之间的电耦合——但前提是屏蔽金属正确接地并与载有信号的线路在空间上隔离开 。专利文献描述了结合连接、屏蔽和金属扩散阻挡功能的中间层，其中接地的屏蔽部分与连接部分在空间上隔离，以最小化寄生电容 。未能保持这种隔离会引入寄生电容，降低信噪比（SNR），并可能导致像素读出中的行到行信号损坏 。
实际操作模块
为了详细探索实际的 MET4 集成步骤，包括沉积、光刻、刻蚀和平坦化的具体顺序，读者可以在交互式流程中打开 MET4 步骤 200 （工程实践）。这种交互式演练提供了对 40nm 金属四互连集成在实际工艺序列中如何执行的逐步可见性，补充了此处提出的原理层面讨论 。
交互式流程揭示了 MET4 模块如何连接到前面的 Via-3 和 ILD4 步骤，以及它如何馈入后续的钝化和焊盘形成 。理解这种连接性对于诊断跨越多个模块的良率问题至关重要——例如，追溯到 ILD4 厚度不均匀性的 MET4 沟槽深度变化，或追溯到 MET4 CMP 过度抛光的通孔三开路 。
对于那些研究更广泛的 40nm BSI CMOS 图像传感器工艺流程 的人，交互式模块充当了理论集成逻辑与实际逐步执行之间的桥梁 。它强化了上述每个物理机制如何映射到特定工艺操作，以及 MET4 模块的进入和退出状态如何约束上游和下游的工艺窗口 （工程实践）。
界面与失效传播 — 扩展讨论
BSI 架构中的光学相互作用
BSI 架构为 MET4 引入了一个独特的界面考虑因素，这在传统逻辑工艺中是不存在的 。由于硅衬底从背面减薄以允许光线从下方到达光电二极管，正面金属堆叠——包括 MET4——面向感光区域 。在这种配置中，MET4 可用作光学反射镜，将未吸收的光子返回硅中，有效延长光程长度并提高 QE，特别是对于深入渗透硅的近红外（NIR）波长 。反射镜的有效性取决于 CMP 后的金属表面粗糙度、金属成分以及形成光学腔的任何覆盖介质的厚度 。
然而，这种反射镜功能引入了一个约束：像素阵列区域中的 MET4 图案必须保持光学均匀性，以避免像素间的 QE 变化 。CMP 引起的任何粗糙度或跨阵列的金属高度变化都会直接转化为 QE 不均匀性，这在最终图像中表现为光学固定图案噪声 。这种约束是图像传感器后段工艺所独有的，在逻辑或存储器后段流程中不存在，因为金属光学特性无关紧要 。
对感光区域的电容耦合
在像素阵列上方布线的 MET4 线路会对下方的光电二极管和 FD 节点引入寄生电容 。这种寄生电容增加了总 FD 电容，直接降低了转换增益——每收集一个电子的电压变化 。在 40nm BSI CMOS 图像传感器中，转换增益是一个关键性能指标，因此必须最小化像素阵列上方的 MET4 布线密度，或将其策略性地放置在非感光区域（如传输栅极和复位晶体管区域）上方 。这创造了一个图像传感器设计所独有的布线约束，必须在 MET4 布局规划期间予以尊重 。
相关学习路径
为了构建对 40nm BSI CMOS 图像传感器互连集成的完整理解，以下几个相邻主题值得探索：
-
40nm BSI CMOS 图像传感器工艺流程：集成原理、器件物理与模块依赖关系 提供了 MET4 所在的总体框架，解释了前端光电二极管和晶体管模块如何约束后段工艺设计选择 。
-
40nm BSI CMOS 图像传感器第四层间介质集成：原理、机制与工艺流程 涵盖了 MET4 之前的 ILD4 模块，详细说明了介质平坦化质量如何直接影响 MET4 的光刻性能 。
-
40nm BSI CMOS 图像传感器通孔三集成：工艺流程原理与器件物理 研究了创建 MET4 所着陆的垂直连接的 Via-3 模块，解释了通孔填充、阻挡层保形性和通孔到金属界面可靠性的物理原理 。
这三个相邻模块——ILD4、Via-3 和 MET4——共同形成了一个紧密耦合的子序列，其中每一步的工艺质量都约束着下一步的性能边界 。掌握这一子序列对于任何从事 40nm BSI CIS 后段工艺集成的工程师来说都是必不可少的 。
未来展望
随着 BSI CMOS 图像传感器持续缩小像素间距并采用三维堆叠架构，MET4 模块面临着不断演变挑战 。堆叠像素-逻辑芯片的趋势，其中逻辑晶圆与像素晶圆面对面键合，重新定义了上层金属层级的角色 。MET4 可能从单纯的布线和屏蔽层转变为键合界面层，必须同时提供晶圆对晶圆键合的机械强度、通过混合键合结构的电气连接以及电磁屏蔽 。
在先进 CIS 节点中采用铜基互连引入了阻挡层缩放的挑战 。随着沟槽尺寸缩小，阻挡层占据沟槽横截面的更大比例，增加了线电阻 （工程实践）。正在探索新型阻挡层材料和 ALD 技术，以实现更薄、更具保形性的阻挡层，在保持扩散阻挡能力的同时降低电阻 。专利文献描述了在中间层的上下表面都设置金属扩散阻挡层以限制电荷扩散，突显了行业对这一挑战的认识 。
在光学领域，汽车和安全应用对近红外灵敏度的日益增长的需求为 MET4 作为反射镜提出了新的要求 （工程实践）。近红外光子深入渗透到硅衬底中，需要将 MET4 反射镜几何结构和光学腔厚度与背面减薄工艺协同优化 。这种协同优化代表了将 MET4 从纯粹的电学互连转变为一种光电结构的转变，其几何结构同时影响信号布线效率和量子效率 。
此外，在越来越小的像素中抑制 RTS 噪声和暗电流，需要对来自 MET4 阻挡层的金属污染进行更严格的控制 。FD 区域附近的电场增强效应，通过场辅助发射机制放大微量金属污染的影响 ，意味着阻挡层完整性要求将随着每一代像素而收紧。这推动了阻挡层材料科学和 CMP 化学性质的创新，以最小化金属离子释放和残留产生 。用于抑制光电二极管表面紫外线诱导暗电流的高浓度表面掺杂轮廓和陡峭梯度 本身对金属污染敏感，随着像素尺寸缩小和电场增强，这构成了一个复合可靠性挑战。