40nm BSI CMOS图像传感器金属三层互连集成：工艺流程原理与器件物理

在完整流程中的角色

在40nm背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器制造流程中，金属三（MET3）互连集成模块在多层级金属化堆叠中占据关键位置。当流程到达该模块时，晶圆已先后完成光电二极管形成、像素晶体管制造以及为像素阵列和外围电路布线的较低层金属互连层。MET3模块接收的晶圆表面已完成第二层间介质（ILD2）和通孔二结构的制造，提供了从金属二引线向上层互连的电桥。

在背照式结构中，光子从衬底背面入射，以避免被正面栅极结构和金属化层吸收 [T2]。MET3模块的主要输出物是一个图案化的金属层，用作中间信号路由平面，连接像素阵列与外围逻辑电路之间的列并行读出信号、时序控制线和模拟信号路径。在BSI CMOS图像传感器中，正面金属化还充当反射层，可将未吸收的光子重新导向回光电二极管，从而提高量子效率。这种双重作用——电学布线与光学增强——使得MET3层比普通逻辑工艺金属层更为重要。40nm BSI CMOS图像传感器工艺流程依赖于每个金属层同时满足电学和光学要求。

MET3模块必须提供平坦化、低电阻的互连结构，具有轮廓良好的沟槽、完整的阻挡层和种子层，以及最小化的相邻结构寄生电容。该层任何不连续性或过度粗糙度都会向上传播，降低后续介质平坦化和金属四图案化精度。

进入状态与流程逻辑

上游依赖关系

MET3模块工艺流程在第二层间介质（ILD2）堆叠内的通孔二（V2）刻蚀和清洗操作完成后开始。40nm BSI CMOS图像传感器通孔二集成工艺流程形成了将金属二电学连接至MET3层的垂直互连结构。这些通孔二连接的完整性决定了MET3能否可靠地路由信号而无断路故障或过大的接触电阻。在V2之前，40nm BSI CMOS图像传感器金属二层互连集成工艺流程建立了ILD2下方的水平布线层。平坦化不良的ILD2表面会在沟槽光刻曝光过程中造成焦深挑战，导致沟槽宽度变化，进而引发金属线电阻不均匀。

下游交付物

一旦MET3图案化和金属填充完成，该模块将交付一个平坦化的金属表面，用于后续第三层间介质（ILD3）沉积和通孔三形成步骤。40nm BSI CMOS图像传感器第三层间介质集成工艺流程建立了金属三与金属四之间的介质隔离。MET3的表面平坦度、金属线粗糙度和阻挡层完整性均影响下一层介质沉积的质量以及通孔三光刻的对准余量。在BSI图像传感器中，MET3还对光学堆叠有所贡献：其反射率和表面纹理影响光子如何在像素内被重定向，特别是对于近红外波长，此时硅的吸收深度较大，多次穿过外延层的光子有益。因此，MET3模块是定义传感器灵敏度的光路工程的一部分。

物理与化学机理

沟槽光刻与图案化

沟槽光刻步骤定义了随后将沉积阻挡层和导电金属的几何开口。在40nm技术节点，氟化氪（KrF）光学光刻常用于图像传感器工艺中的金属层图案化，其临界尺寸要求受像素间距约束而有所放宽。基本机理依赖于通过光刻掩模版对光刻胶层进行曝光，入射光子引起光刻胶聚合物基质中的化学断裂。在正性光刻胶体系中，曝光使受照射的聚合物链可溶于碱性显影液。

由于传入晶圆包含刻蚀在ILD2中的开放式V2腔体，首先旋涂有机底部抗反射涂层（BARC）或牺牲平坦化材料以填充通孔并建立平坦的形貌基线。在显影后冲洗期间，光刻胶的机械强度必须足够高，以承受毛细管力，从而防止图案坍塌，然后再作为刻蚀掩模将沟槽几何形状转移到下层介质中。光刻胶与底层ILD2形貌之间的相互作用受焦深原理支配，其中分辨率由瑞利公式 R = k1 * lambda / NA 建模。非平坦的介质基板会引起局部焦点偏移，导致光刻胶线宽变化和侧壁角度改变。因此，在MET3光刻之前对ILD2层进行化学机械平坦化（CMP）对于扩大可用焦深窗口至关重要。

沟槽刻蚀化学

光刻胶图案化后，反应离子刻蚀（RIE）将沟槽几何形状转移到上层ILD2介质层中。等离子体化学通常利用碳氟化合物气体与氩气和氧气稀释剂组合。碳氟化合物自由基与氧化硅基质发生化学反应，生成挥发性SiF4和CO2副产物，而加速正离子提供方向性物理轰击。

为了获得没有底切的垂直侧壁，刻蚀化学平衡了各向同性化学去除与聚合物钝化。聚合碳氟化合物物种在沟槽侧壁上沉积一层薄薄的保护膜，保护它们免受横向自由基攻击。同时，垂直离子流不断清除沟槽底部的聚合物，从而实现各向异性的向下刻蚀。对下层通孔二金属接底垫的高选择性是强制性的，以防止通孔凹陷或接触侵蚀。

阻挡层与种子层沉积

沟槽形成和光刻胶剥离/清洗后，沿沟槽底部和侧壁保形沉积一层通常由钽和氮化钽（Ta/TaN）组成的薄扩散阻挡层。基于钽的衬层可防止铜原子迁移到相邻的金属间介质和下层硅衬底中。铜扩散到光电二极管区域会产生中带隙陷阱中心，从而提高暗电流并导致单像素白点缺陷。

利用物理气相沉积（PVD）或原子层沉积（ALD）技术沉积衬层堆叠。在沟槽底部和下侧壁实现高保形性至关重要；侧壁覆盖不足会导致热应力下铜发生漂移。阻挡层沉积后，溅射连续的铜种子层，为后续电镀操作提供导电成核床。

金属填充与平坦化

体导体填充通过铜的电化学沉积（ECD）完成。电镀液包含溶解的硫酸铜以及调节局部沉积速率的有机添加剂（抑制剂、加速剂和平滑剂）。加速剂优先积聚在沟槽底部，提高局部电镀速度，而抑制剂吸附在顶角上以抑制过早封口。这种自下而上的填充机理（超级填充）确保了即使在狭窄的互连沟槽中也能实现无空洞的铜填充。

电镀后，化学机械平坦化去除场区多余的铜和钽衬层，将孤立的导体线隔离在沟槽内。CMP使用包含氧化剂、络合剂和磨料颗粒的化学浆料。信号沿金属线的传播速度受到RC时间延迟的支配，该延迟随线路电阻和金属间介质电容的增加而增大 [T1]。控制金属凹陷（宽线中不希望有的铜侵蚀）和介质侵蚀对于保持一致的线电阻和均匀的RC延迟特性至关重要。

界面与失效传播

ILD2至MET3界面

ILD2介质与MET3金属线之间的界面代表了工艺窗口控制的关键交界处。ILD2的不完全平坦化会导致晶圆上的介质厚度发生变化，从而在RIE后产生不均匀的MET3沟槽深度。较浅的沟槽限制了铜横截面积，增加了互连线电阻并降低了列读出路径中的信号带宽。相反，过度刻蚀进入通孔二结构存在暴露通孔侧壁的风险，从而损害阻挡层完整性并引发层间短路。

ILD2平坦度与介质厚度余量之间存在基本的集成权衡。延长ILD2 CMP可以改善光刻聚焦余量，但会减少分隔金属二和金属三的总介质厚度，从而增加寄生金属间电容。

MET3至ILD3界面

MET3层抛光后的表面状态直接决定了后续ILD3介质层的沉积质量。留在场氧化物区域上的铜凹陷或残留钽膜碎片会产生形貌台阶，在通孔三光刻期间散射光线，损害对准精度。如果上层封顶层不能提供足够的机械束缚，下游工艺中的热循环可能会引发铜应力诱导的空洞或丘陵生长。

此外，在电偏压下，MET3至ILD3界面处封顶扩散阻挡层的失效允许铜离子迁移到上层介质层中。在堆叠式传感器配置中，退化的金属间阻挡层会诱发寄生电荷俘获，表现为固定图案噪声和图像滞后的增加。

BSI架构中的光学相互作用

在BSI CMOS图像传感器中，正面金属化堆叠（包括MET3层）充当位于硅外延层下方的光学镜面阵列。具有较长波长（例如红光和近红外光）的光子穿过硅衬底而在其初始传输中未被完全吸收。MET3的金属表面将这些未吸收的光子反射回活性硅体积中进行第二次吸收，从而提高传感器的红外量子效率。

这种功能性双重目的引入了一个关键工程权衡：针对低电阻优化MET3需要较宽的金属走线，而针对光学填充因子优化则需要精细的布局间距，以最大化平面反射覆盖率，同时防止不希望有的光衍射和对相邻像素存储节点的串扰。

实际模块导览

为了考察40nm金属三互连集成模块的操作流程，工程师可以参考详细的逐步交互式工作流。流程从平坦化ILD2基板上的沟槽光刻开始，随后进行各向异性氧化物刻蚀、湿法清洗、阻挡层/种子层沉积、铜电镀和双步CMP平坦化。

在交互式流程中打开 METAL 3 TRENCH - Photo

该交互式资源使工艺开发工程师能够评估单元工艺输入与输出状态交付物之间的因果关系，突显关键检验点，在这些检验点上，阻挡层缺陷或凹陷异常可能传播到下游金属化模块中。

相关学习路径

分析MET3集成序列的工程师应审查定义其物理边界的相邻工艺模块：

• 40nm BSI CMOS图像传感器工艺流程概述了整个传感器流程的整体模块架构和集成策略。
• 40nm BSI CMOS图像传感器通孔二集成工艺流程涵盖了连接金属二和金属三的垂直接底垫通孔。
• 40nm BSI CMOS图像传感器第三层间介质集成工艺流程详细介绍了隔绝金属三和金属四的下游介质模块。

未来展望

随着BSI CMOS图像传感器架构向微细间距3D晶圆堆叠和亚微米像素尺寸转变，金属互连模块面临着激进的缩放需求。在3D堆叠图像传感器中，像素阵列芯片与外围逻辑芯片面对面键合，诸如MET3之类的上层金属层参与高密度芯片间通信，或充当接地屏蔽平面，以抑制高速逻辑时钟与敏感像素列放大器之间的电容串扰。

为了适应更窄的金属间距而不产生不可承受的RC延迟惩罚，人们正在探索超低介电常数（ULK）介质和基于薄ALD的TaN/Mn基自形成扩散阻挡层。此外，集成深沟槽隔离（DTI）结构和背面光学栅格需要共同优化MET3金属轮廓，以保持高反射率，同时不引起机械应力诱导的暗电流退化。