在完整流程中的角色
在40nm背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器制造流程中，金属三（MET3）互连集成模块在多层级金属化堆叠中占据关键位置 。当流程到达该模块时，晶圆已先后完成光电二极管形成、像素晶体管制造以及为像素阵列和外围电路布线的较低层金属互连层 。MET3模块接收的晶圆表面已完成第二层间介质（ILD）和通孔二结构的制造，提供了从金属二引线向上层互连的电桥 。（工程实践）
MET3模块的主要输出物是一个图案化的金属层，用作中间信号路由平面，连接像素阵列与外围逻辑电路之间的列并行读出信号、时序控制线和模拟信号路径。在BSI CMOS图像传感器中，正面金属化还充当反射层，可将光子重新导向回光电二极管，从而提高量子效率（QE）。这种双重作用——电学布线与光学增强——使得MET3层比普通逻辑工艺金属层更为重要 。40nm BSI CMOS图像传感器工艺流程依赖于每个金属层同时满足电学和光学要求 。
MET3模块必须提供平坦化、低电阻的互连结构，具有轮廓良好的沟槽、完整的阻挡层和种子层，以及最小化的相邻结构寄生电容 。该层任何不连续性或过度粗糙度都会向上传播，降低后续介质平坦化和金属四图案化精度 。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
METAL 3 TRENCH - Photo
在 40nm BSI CMOS Image Sensor 中，“40nm BSI CMOS Image Sensor metal-three interconnect integration process flow”对应 MET3 模块的第 184 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
进入状态与流程逻辑
上游依赖关系
MET3模块工艺流程在第三层间介质（ILD3）沉积和平坦化完成后开始 。40nm BSI CMOS图像传感器第三层间介质集成工艺流程建立了金属二与金属三之间的介质隔离，其表面形貌直接制约MET3光刻和刻蚀性能 。平坦化不良的ILD3表面会在金属三沟槽光刻曝光过程中造成焦深挑战，导致沟槽宽度变化，进而引发金属线电阻不均匀 。在ILD3之前，40nm BSI CMOS图像传感器通孔二集成工艺流程形成了将金属二电学连接至MET3层的垂直互连结构 。这些通孔二连接的完整性决定了MET3能否可靠地路由信号而无断路故障或过大的接触电阻 （工程实践）。（工程实践）
下游交付物
一旦MET3图案化和金属填充完成，该模块将交付一个平坦化的金属表面，用于后续ILD4沉积和通孔三形成步骤。MET3的表面平坦度、金属线粗糙度和阻挡层完整性均影响下一层介质沉积的质量以及通孔三光刻的对准余量 。在BSI图像传感器中，MET3还对光学堆叠有所贡献：其反射率和表面纹理影响光子如何在像素内被重定向，特别是对于近红外波长，此时硅的吸收深度较大，多次穿过外延层的光子有益 。因此，MET3模块不仅仅是电学互连——它是定义传感器灵敏度的光路工程的一部分 。
物理与化学机理
金属三沟槽光刻集成原理
金属三沟槽光刻步骤是定义随后将沉积金属的沟槽的光刻图案化操作 （工程实践）。在40nm技术节点，氟化氪（KrF）光刻常用于图像传感器工艺中的金属层图案化，其临界尺寸要求因像素间距大于先进逻辑节点而有所放宽 。基本原理是通过光刻掩模版对光刻胶层进行曝光，入射光子引起光刻胶中光敏化合物的化学变化 。在正性光刻胶中，曝光会降解被照射区域的聚合物骨架，使其在显影液中可溶 。所得光刻胶图形用作将沟槽几何形状转移到下层介质的刻蚀掩模 。光刻胶与底层ILD3形貌之间的相互作用受焦深和工艺窗口原理的支配 。非平坦的基板会引起局部焦距变化，在缩放尺寸下，即使较小的形貌偏移也会导致光刻胶侧壁角度变化，进而传播为沟槽轮廓变化 。这就是为什么在MET3光刻之前对ILD3进行化学机械平坦化（CMP）至关重要——表面越平坦，可用聚焦窗口越宽 （工程实践）。
沟槽刻蚀化学
光刻胶图案化后，采用干法刻蚀步骤将沟槽图形转移到介质中 （工程实践）。刻蚀工艺通常采用碳氟化合物基等离子体，结合物理离子轰击和介质的化学刻蚀 。刻蚀化学必须对光刻胶掩模（以保持临界尺寸控制）和下层通孔二金属（以避免电接触侵蚀）实现高选择性 。（工程实践）
刻蚀副产物是挥发的硅氟化合物，被抽走，而沟槽侧壁上的聚合物钝化控制着侧壁角度并防止横向刻蚀。聚合物沉积与刻蚀速率之间的平衡决定了最终的沟槽轮廓——聚合物过多会导致锥形侧壁，阻碍金属填充；而聚合物过少则会引起底切，损害结构完整性 （工程实践）。（工程实践）
阻挡层与种子层沉积
沟槽形成后，沿沟槽侧壁和底部保形沉积扩散阻挡层（通常为难熔金属氮化物）。阻挡层可防止金属原子扩散到周围介质或下层硅中，以免在图像传感器中引入暗电流和可靠性退化 。随后沉积种子层，为后续体金属填充提供导电成核表面 。（工程实践）
阻挡层沉积机理依赖于原子层沉积（ALD）或物理气相沉积（PVD），其中前驱体分子或溅射原子吸附在沟槽表面并反应形成薄而保形的薄膜。保形性至关重要：在窄沟槽底部，阴影效应会使阻挡层变薄，形成金属扩散的薄弱点 （工程实践）。在BSI图像传感器中，这种扩散尤其有害，因为光电二极管区域的金属污染会增加暗电流并降低低光性能 。
金属填充与平坦化
体金属填充通过电化学沉积实现，其中镀液中的金属离子在种子层表面被还原 （工程实践）。镀层从种子层向外生长，从下往上填充沟槽 （工程实践）。填充机理取决于共形生长与凹陷特征中加速沉积的超级填充添加剂之间的竞争 （工程实践）。（工程实践）
填充后，CMP去除场区多余的金属和阻挡层，仅在沟槽内保留金属。CMP机理结合了二氧化硅浆料颗粒的机械研磨和金属表面的化学溶解 （工程实践）。CMP过程中金属与介质之间的选择性决定了金属凹陷的程度——过度凹陷会减小有效金属横截面积并增加线电阻，而平坦化不足则会留下金属残留物，导致相邻导线之间短路 。
界面与失效传播
ILD3至MET3界面
ILD3介质与MET3金属线之间的界面是失效传播的主要部位 。如果ILD3表面未充分平坦化，MET3沟槽刻蚀会在晶圆上遇到不同厚度的介质，产生不均匀的沟槽深度 。较浅的沟槽会减小金属横截面积，增加电阻并降低列读出路径的信号完整性 （工程实践）。较深的沟槽则存在穿透至通孔二结构的风险，造成短路或阻挡层受损 （工程实践）。（工程实践）
权衡方向是明确的：改善ILD3平坦度可扩大MET3工艺窗口，但需要更激进的CMP，这可能减薄介质并增加金属二与金属三之间的寄生电容。更高的寄生电容会降低信号带宽并增加相邻互连线之间的串扰，这对于通过MET3路由的图像传感器读出路径中的敏感模拟信号尤其成问题 。
MET3至ILD4界面
在下游，MET3表面状况直接影响ILD4沉积质量 。金属凹陷或场区上的阻挡层残留物会产生形貌台阶，对通孔三光刻的对准和聚焦构成挑战 。如果MET3表面存在过量的铜丘或结节——热循环过程中可能形成的生长缺陷——后续介质沉积可能会在这些部位出现空洞或弱粘附 。MET3至ILD4界面处的阻挡层完整性对于防止金属向上层介质迁移也至关重要 。在堆叠式图像传感器架构中，中间层芯片连接像素阵列芯片和逻辑芯片，阻挡层必须抑制垂直和横向金属扩散 。受损的阻挡层允许金属原子迁移到中间层介质中，产生寄生电荷陷阱，增加图像传感器的暗电流和固定图案噪声 。
BSI架构中的光学相互作用
在BSI CMOS图像传感器中，正面金属层——包括MET3——用作光学反射器，将未被吸收的光子重新导向回外延层进行第二次吸收 。MET3的反射率取决于金属表面粗糙度和其上方的介质堆叠 。粗糙的MET3表面会漫散射光子，降低增强量子效率（QE）的定向反射，特别是对于近红外光，此时硅吸收系数低，需要多次通过 。
这里需要在电学性能（偏向光滑、低电阻的金属线）和光学性能（同样偏向光滑表面，但具有针对相长干涉调谐的特定介质堆叠厚度）之间进行权衡 。因此，MET3模块必须同时满足电学和光学约束，这是普通逻辑工艺金属层所没有的要求 。
实际模块导览
为了理解实践中的40nm金属三互连集成，工程师可以探索逐步交互式工艺流程 。该模块从金属三沟槽光刻步骤开始，其中KrF光刻在平坦化的ILD3表面上对沟槽光刻胶进行图案化，随后进行介质刻蚀、阻挡层和种子层沉积、金属填充和CMP平坦化 （工程实践）。每一步的进入条件、工艺机理和输出交付物均记录在交互式流程中 （工程实践）。
该交互式资源使工程师能够从传入晶圆状态开始，追踪每个单元工艺步骤的因果链，观察MET3模块工艺流程如何与上游ILD3和通孔二结构接口，以及如何向下游ILD4和通孔三集成提供所需的平坦化金属表面 。步骤级别的粒度有助于识别工艺窗口余量最紧张和失效模式最可能的起源部位 （工程实践）。
相关学习路径
研究MET3模块的工程师还应探索共享集成界面的相邻工艺模块：
- 40nm BSI CMOS图像传感器工艺流程提供完整的模块级概览，展示MET3如何适应从光电二极管形成到最终钝化的整个制造序列 。
- 40nm BSI CMOS图像传感器第三层间介质集成工艺流程详细介绍了上游介质模块，其平坦度直接决定MET3光刻质量 。
- 40nm BSI CMOS图像传感器通孔二集成工艺流程解释了MET3必须电学连接的垂直互连结构，其完整性制约着MET3沟槽刻蚀深度极限 。
这些相邻模块构成了决定MET3层能否实现其双重电学和光学性能目标的集成链 。
未来展望
BSI CMOS图像传感器的发展正推动若干趋势，这些趋势将重塑MET3级别及更高层次的金属互连集成 。三维堆叠式图像传感器（其中像素阵列芯片通过中间层芯片键合到独立的逻辑芯片上）正变得越来越普遍 。在这些架构中，MET3层可能作为键合界面的一部分，或作为抑制像素阵列与逻辑电路之间电磁耦合的屏蔽结构 。中间层芯片概念引入了与信号传输互连空间分离的接地金属屏蔽区域，需要新的布局和工艺集成方法 。
随着像素尺寸不断缩小、像素阵列分辨率不断提高，MET3处的金属互连密度增加，收紧了沟槽光刻和金属填充的工艺窗口 。对于某些关键金属层，从KrF光刻向氟化氩（ArF）光刻的迁移可能成为必需，但由于图像传感器中像素间距较大，其成本和复杂度权衡与逻辑工艺不同 。（工程实践）
另一个新兴方向是在像素区域内集成金属栅格结构和深沟槽隔离，以减少光学和电学串扰 。这些结构与正面金属堆叠（包括MET3）相互作用，需要协调的工艺设计，以确保金属反射率、寄生电容和暗电流性能同时得到优化 。对具有改进保形性和扩散阻力的新型阻挡层材料的研究也在进行中，这是由抑制日益敏感的光电二极管结构中金属污染的需求驱动的 。
最后，图像传感器向更高动态范围和更宽光谱响应的推动对金属互连堆叠提出了额外要求 。近期工作中描述的LOFIC（横向溢流集成电容）结构需要精心设计的金属布线，以免引入寄生电容而降低浮动扩散节点性能 。随着这些架构创新投入生产，MET3模块将需要适应新的布线拓扑和更严格的电隔离要求，从而强化其在图像传感器性能中的核心作用 。