在整个流程中的作用
在40nm背照式（BSI）CMOS图像传感器中，通孔二（V2）模块是第二层金属互连与后续第三层金属之间的关键层间连接步骤 。在BSI CMOS图像传感器架构中，正面金属叠层承载像素读出信号、偏置线以及外围逻辑互连，所有这些都必须通过逐级通孔层路由至焊垫和外部电路 。具体而言，通孔二模块接收已完成且平坦化的第二层层间介质（ILD2）叠层及其金属二布线，其下游输出是经过图形化、刻蚀并填充的通孔结构，从而与第三层金属建立可靠的电气连续性 。
40nm通孔二集成不仅仅是一个机械连接步骤 。在BSI CMOS图像传感器中，正面金属叠层还充当反射层，将光子重新导向光电二极管阵列，从而提高量子效率 。因此，通孔二的图形密度和金属填充同时影响电气寄生参数和光学行为 。V2模块必须提供低电阻的通孔接触、对相邻金属层的最小寄生电容，以及适合后续KrF光刻定义第三层金属的表面形貌 （工程实践）。在此阶段引入的任何不连续性、空洞或对准偏差都会传播至所有后续互连层，并可能降低像素读出路径的信号完整性 。
对于更广泛的40nm BSI CMOS图像传感器工艺流程，V2模块处于一个关键节点，互连复杂度从像素阵列局部路由过渡到更宽泛的外围及列并行信号路由 。集成逻辑要求通孔二在保持与下方金属二特征对准精度的同时，为后续的第三层金属光刻提供足够的工艺窗口 。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
VIA 2 - Photo
在 40nm BSI CMOS Image Sensor 中，“40nm BSI CMOS Image Sensor via-two integration process flow”对应 V2 模块的第 180 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
入口状态与序列逻辑
上游依赖关系
V2模块工艺流程开始于第二层层间介质集成及化学机械平坦化（CMP）已形成暴露金属二导体的平坦化表面之后 。介质叠层必须表现出低总厚度变化和最小的表面缺陷密度，因为通孔二光刻步骤依赖于先进技术节点固有的浅焦深 。来自ILD2 CMP步骤的任何残余形貌都会直接缩小通孔二图形化的聚焦预算，进而影响整个晶圆上通孔关键尺寸（CD）的均匀性 。
在40nm BSI CMOS图像传感器中，入口状态还包括底层硅器件层中已完成的钉扎光电二极管（PPD）结构、传输栅极和浮置扩散（FD）节点 。构建在这些器件上方的正面互连叠层不得引入应力或污染，以免改变PPD或FD区域经过精心设计的掺杂分布 。先前的工艺步骤已经确立了定义光电二极管和FD电气特性的离子注入及激活退火序列 。通孔二集成必须通过避免过度的热预算或通孔刻蚀及阻挡层/种子层沉积过程中的等离子体诱导损伤来保持这些特性 。
序列排序逻辑
V2光刻集成原则规定，通孔二的光刻和刻蚀步骤发生在金属二至金属三的连续金属填充之前 。此序列遵循“先通孔”集成方法，即先在ILD中图形化和刻蚀通孔，然后沉积阻挡层和种子层，接着进行金属填充和CMP 。这种排序确保通孔插塞与下方的金属二焊垫自对准，并且后续的金属三光刻可以独立定义上方的互连走线 。该序列还允许独立于金属三图形化要求来优化通孔二刻蚀化学 。
40nm BSI CMOS图像传感器通孔二集成的集成逻辑要求与用于通孔图形化的KrF光刻进行精心协调 。必须选择光刻胶和下方的硬掩膜叠层，以提供对ILD材料足够的刻蚀选择性，同时保持实现可靠金属填充所需的通孔CD控制 。
物理与化学机制
通孔图形化与刻蚀化学
通孔二的形成始于KrF光刻，光刻胶通过定义通孔图形的掩模版进行曝光 (工程实践) 。光刻胶中的光敏化合物在吸收光子后发生化学变化，改变其在显影液中的溶解度 。被曝光（或未被曝光，取决于光刻胶类型）的区域被选择性移除，留下覆盖在ILD表面的图形化光刻胶掩膜 。
随后的介质刻蚀是反应离子刻蚀（RIE）过程，其中基于碳氟化合物的等离子体与介质材料发生化学反应，同时离子轰击提供方向性刻蚀 。刻蚀化学必须对下方的金属二导体实现高选择性，以防止过刻蚀进入金属焊垫，否则会增加通孔电阻并可能导致断路 。刻蚀还必须保持垂直的侧壁轮廓，以确保均匀的金属填充并避免后续沉积步骤中产生钥匙孔状空洞 (工程实践)。
阻挡层、种子层与金属填充
通孔刻蚀和光刻胶去除之后，一层阻挡层——通常通过原子层沉积（ALD）或物理气相沉积（PVD）沉积——衬覆在通孔侧壁和底部 。阻挡层防止金属扩散到周围的介质和下方的硅中，这对于维持CMOS图像传感器像素的暗电流和噪声性能至关重要 。随后沉积种子层，为电镀金属填充提供导电成核表面 。
金属填充过程依赖于电化学沉积，其中电镀液中的金属离子在阴极晶圆表面被还原 。其机理遵循法拉第电解定律，沉积质量与通过的总电荷量成正比 (工程实践)。填充必须在狭窄的通孔结构内实现无空洞和自底向上填充，这取决于电镀化学中保形沉积与超填充添加剂之间的竞争 (工程实践)。填充不充分会导致通孔电阻升高或电路断路，而过度填充则会使CMP平坦化步骤复杂化 。
掺杂与结完整性
在40nm BSI CMOS图像传感器中，通孔二集成发生在定义PPD和FD掺杂分布的关键离子注入及激活退火步骤之后 。必须限制通孔二模块的热预算——包括任何金属沉积后退火——以防止下方结中的掺杂剂再分布 。根据费米-狄拉克分布和本征载流子浓度关系，升高的温度会增加本征载流子浓度并可能拓宽结的轮廓，从而破坏PPD中精心设计的电场分布 。
PPD的高浓度p+表面层产生一个强的表面漂移电场，有效地收集紫外光生载流子，同时钝化Si-SiO₂界面处的界面态 。任何来自通孔二模块的热扰动若改变此掺杂分布，都可能降低紫外灵敏度并增加暗电流 。因此，集成逻辑要求最小化通孔二的热预算，并确保上游注入的任何激活退火在互连叠层构建之前完成 。
界面与失效传播
通孔-金属界面
通孔二插塞与下方金属二焊垫之间的界面是一个主要的失效传播点 (工程实践)。此界面处的阻挡层覆盖不足或污染会增加接触电阻，这会直接降低CMOS图像传感器的转换增益和读出噪声 。转换增益取决于FD节点的总电容，而来自不良通孔接触的任何额外寄生电阻或电容都会增加读出路径阻抗，降低信号带宽并增加时域噪声 。
在40nm BSI CMOS图像传感器中，由于正面金属叠层也用作光学反射器 ，通孔-金属界面处的任何空洞或分层都会产生散射中心，降低反射率，进而降低量子效率。失效方向性传播如下：通孔电阻增加 → 像素读出速度变慢 → 读出噪声增加 → 低光照条件下信噪比恶化 。
通孔-ILD界面
通孔二侧壁与ILD材料之间的界面影响相邻通孔插塞之间以及通孔与周围金属线之间的寄生电容 。在先进技术节点中，互连间距的减小增加了电容耦合，可能导致像素信号路径之间的串扰 。BSI架构通过将光电二极管阵列移至背面部分缓解了这一问题，但正面互连串扰对于高速列并行读出仍然是一个问题 。
刻蚀通孔孔的介电常数和侧壁粗糙度影响阻挡层的保形性以及通孔结构的有效电容 。粗糙的侧壁可能导致阻挡层变薄或产生针孔，为金属扩散进入ILD乃至最终进入下方硅器件区域提供路径 。这种扩散在CMOS图像传感器中尤其有害，因为它可能在PPD耗尽区引入产生-复合中心，从而增加暗电流 。
CMP与形貌传播
通孔二CMP步骤必须去除多余的金属和阻挡层，同时为金属三光刻平坦化表面 (工程实践) 。CMP过程中的碟形凹陷和侵蚀会造成局部形貌变化，这会减少后续KrF光刻步骤的焦深余量 。在40nm节点，聚焦预算已经受限的情况下，即使是微小的形貌偏差也会导致通孔CD变化，进而传播为良率损失 。
CMP不均匀性的下游后果包括：金属三线宽变化 → 薄层电阻不一致 → 整个像素阵列的信号时序偏差 → 列级固定模式噪声（FPN）。方向性权衡在于：激进的CMP去除速率提高了产能，但增加了碟形凹陷和侵蚀；而保守的去除速率改善了平坦度，但冒着ILD表面残留金属的风险，这会导致相邻金属三特征之间短路 (工程实践)。
模块实操演练
交互式工艺流程提供了对40nm BSI CMOS图像传感器通孔二集成的逐步演练 。您可以在交互式流程中打开V2步骤180，查看V2模块工艺流程中的确切操作顺序 (工程实践)。
这一步代表了一个关键节点，此时通孔二刻蚀已经完成，即将开始阻挡层/种子层沉积 (工程实践)。前面的步骤已经完成了定义通孔几何形状的KrF光刻图形和介质刻蚀，而随后的步骤将完成金属填充和CMP平坦化 。理解晶圆在这一特定步骤的状态——包括通孔轮廓、刻蚀残留物清洁度以及下方金属二的暴露情况——对于诊断通孔二模块中限制良率的缺陷至关重要 。
为了更广泛地了解此模块在完整40nm BSI CMOS图像传感器工艺流程中的位置，概述性的40nm BSI CMOS图像传感器工艺流程文章提供了完整的集成背景 。上游的40nm BSI CMOS图像传感器第二层层间介质集成工艺流程描述了直接供给通孔二步骤的ILD2模块，而下游的40nm BSI CMOS图像传感器第三层金属互连集成工艺流程涵盖了通孔二所实现的金属三模块 。
界面与失效传播：BSI特定考虑因素
背面减薄交互作用
在BSI CMOS图像传感器中，正面互连叠层——包括通孔二层级——是在晶圆翻转并键合到载片晶圆上进行背面减薄之前完成的 。背面减薄工艺使用机械研磨，随后对阻挡层进行选择性湿法刻蚀，此减薄步骤的质量取决于整个正面叠层的均匀性 。如果通孔二模块引入了显著的厚度变化或应力，背面减薄可能会产生不均匀的硅厚度，这直接影响光路长度，并可能导致像素间灵敏度差异 。
某些BSI CMOS图像传感器架构中使用的芯片对晶圆混合键合类型，要求正面通孔和金属叠层具有低形貌和稳健的机械完整性 。通孔二空洞或分层可能在键合和减薄序列期间传播，导致仅在最终晶圆测试时才能检测到的像素区域缺陷，从而显着降低良率 。
封装级后果
在BSI CMOS图像传感器裸片完成（包括所有正面互连层级）之后，它被封装在透明基板和模塑料中，这些材料在像素阵列周围形成气密密封 。通孔二层级作为中间互连层，对整体的裸片级应力分布有贡献 。通孔二层级处过高的金属密度或非均匀通孔分布可能会产生应力集中，导致封装期间裸片开裂 。用于气密图像传感器封装的阻挡结构和模塑工艺旨在适应裸片的机械性能，但互连叠层中显着的非均匀性可能超出这些结构的应力承受能力 。
相关学习路径
研究通孔二集成的工程师还应该探索40nm BSI CMOS图像传感器互连叠层中的相邻模块 。40nm BSI CMOS图像传感器第三层金属互连集成工艺流程直接跟随通孔二模块，并依赖其提供的表面质量 。40nm BSI CMOS图像传感器第二层层间介质集成工艺流程提供了通孔二步骤所连接的上游介质和金属二结构 。为了全面查看所有模块及其依赖关系，总括性的40nm BSI CMOS图像传感器工艺流程文章映射了从器件形成到最终钝化的整个集成顺序 。
未来展望
40nm BSI CMOS图像传感器中的通孔二集成正朝着三维（3D）堆叠架构发展，其中像素阵列和读出电路分别在不同的晶圆上制造，并通过面对面方式键合 。在3D堆叠BSI CMOS图像传感器中，传统的正面通孔和互连叠层可能被硅通孔（TSV）和混合键合界面所替代或增强，这些界面直接将像素裸片与下方的逻辑电路连接起来 。这一趋势减少了像素裸片上传统互连层级的数量，但增加了每个剩余通孔层级用于键合层间信号路由的关键性 。
此外，CMOS图像传感器与微流体和无透镜成像平台的融合正在推动像素尺寸更小，并对通孔CD控制提出了更严格的要求 。通孔二模块将需要采用先进的图形化技术——包括多重曝光和自对准通孔方法——以在这些缩小的尺寸下保持良率，同时保持定义BSI CMOS图像传感器性能的低暗电流和高量子效率 。