40nm BSI CMOS图像传感器第二层金属互连集成：工艺流程原理与器件物理

在整个流程中的角色

在40nm背照式CMOS图像传感器的正面金属化序列中，金属二（MET2）互连模块处于关键节点，其输入为已图案化的金属一层、其上方的第二层层间介质（ILD2）以及预先刻蚀好的第一通孔（V1）腔体。在此阶段，晶圆已完成晶体管制造、钉扎光电二极管（PPD）集成、第一层金属图案化以及初始通孔刻蚀——所有这些工艺构成了传感器的光敏核心与读出电路基础。MET2模块必须提供稳健、低电阻的第二层金属布线层，用于连接像素读出节点与外围列电路，并最终连接到逻辑与模拟信号链。

在背照式架构中，光线从减薄的衬底背面射入，从而避免被正面栅极和金属层吸收 [T2]。在正面，金属化层具有双重作用：它不仅提供电学互连功能，同时还可作为光学反射层，通过将透射光子反射回光电二极管方向来提高量子效率（QE）。这意味着MET2层不仅仅是一个电学导体——其拓扑结构、覆盖率和材料反射率会直接影响光程长度和载流子收集概率。因此，40nm金属二互连接入必须在电学布线密度与光学透射率或反射率考量之间取得平衡，具体取决于像素设计策略。

在MET2沟槽图案化之前，通孔一（V1）刻蚀已在层间介质中完成，在下游模块推进到ILD3沉积和更高金属层之前确立了通孔优先（via-first）的双大马士革方案。两层互连线之间的连接是通过穿过层间绝缘介质开口所形成的通孔实现的 [T1]。MET2的完整性直接决定了通孔着陆的可靠性、相邻布线之间的串扰是否处于可接受范围内，以及平坦化质量是否足以满足后续图案化步骤中光刻的景深要求。40nm BSI CMOS图像传感器工艺流程将MET2作为所有上层互连和钝化模块的结构锚点。

进入状态与序列逻辑

上游依赖关系

当MET2模块开始时，晶圆上承载着嵌入在ILD1中的完全图案化金属一层，上方覆盖有ILD2，且ILD2中已刻蚀出V1通孔。此时，由于预先存在的通孔腔体及底层金属形貌，表面形貌本质上是复杂且非平坦的。在MET2沟槽图案化开始之前，ILD2层及通孔填充准备必须提供足够的平坦化。40nm BSI CMOS图像传感器第二层层间介质集成直接决定了这一进入介质表面的质量。

序列逻辑是紧密耦合的：由于预刻蚀通孔带来了严重的局部形貌起伏，在涂覆光刻胶之前，需要旋涂牺牲填隙材料或底部抗反射涂层（BARC）来填满通孔并平坦化表面。如果填隙处理未能产生足够平坦的表面，MET2沟槽光刻步骤将在曝光场范围内面临聚焦深度的变化，导致关键尺寸（CD）偏差以及潜在的金属残留或开路。40nm BSI CMOS图像传感器通孔一集成提供了MET2沟槽图案化必须精准对准的预刻蚀通孔结构。

下游交付物

MET2模块必须交付：

• 在像素阵列和外围逻辑区域均具有可靠电学连续性的图案化金属层
• MET2沟槽与下方V1通孔无缝融合的填充双大马士革结构
• 经过化学机械平坦化（CMP）充分平坦化的顶表面，以支持后续ILD3沉积
• 在维持量子效率的同时不引入导致像素串扰的镜面反射的光学叠层配置

40nm BSI CMOS图像传感器金属三互连集成是MET2完成质量的直接下游消费者。MET2中任何残留的金属过厚、严重碟形凹陷或介质侵蚀，都会在更高级别的互连层中传播为聚焦和刻蚀缺陷。

物理与化学机理

METAL 2 TRENCH - 光刻集成原理

METAL 2 TRENCH - Photo（光刻）步骤是MET2模块工艺流程中决定性的光刻操作。在40nm节点，通常采用光学光刻进行金属沟槽图案化。其根本挑战在于，在平坦化的填隙涂层上解析出具有笔直侧壁的窄金属沟槽，同时确保与预先存在的V1通孔实现精准的套刻对准。

物理机制始于在平坦化的填隙/BARC叠层上旋涂光刻胶。在光学曝光期间，光线穿过光掩模以化学方式改变光刻胶，但必须使用高级光学邻近效应修正（OPC）技术来抵消来自光学干涉的系统性失真。曝光后，显影工艺去除可溶的光刻胶区域，留下一层直接对准在填满通孔上方的物理沟槽掩模。

沟槽刻蚀与金属填充化学

光刻之后，使用基于氟的等离子体刻蚀化学物质将沟槽图案转移穿过ILD2介质。刻蚀必须实现具有垂直侧壁且在介质阻挡层或下层刻蚀停止层上干净停止的各向异性形貌。干法刻蚀后，灰化和湿法清洗去除光刻胶残留及通孔内部的牺牲填隙材料，暴露出底部的金属一层着陆表面。

随后进行金属沉积，首先采用物理气相沉积（PVD）钽/氮化钽（Ta/TaN）阻挡层，接着沉积薄铜种子层。Ta/TaN阻挡层可防止铜扩散到周围介质中——这是CMOS图像传感器中的关键要求，因为光电二极管区域的金属污染会产生深能级陷阱，增加暗电流和白色像素缺陷密度。PVD阻挡层必须在沟槽侧壁和通孔侧壁上均提供保形台阶覆盖；局部阻挡层变薄会形成扩散路径，导致介质过早击穿。

电化学镀铜（ECP）用大块铜填充双大马士革结构。电镀浴利用有机添加剂（加速剂、抑制剂、整平剂）诱导自下而上的填充，在侧壁封口发生之前驱动优先沉积在通孔底部和沟槽底部。这种机制防止了在高长宽比通孔-沟槽结构中形成空洞。

CMP平坦化物理机制

化学机械平坦化按顺序执行：铜CMP去除多余的铜，随后阻挡层CMP抛光掉场氧化物上的Ta/TaN阻挡层，仅在沟槽内部留下隔离的金属线。抛光过程结合了金属表面的化学氧化与二氧化硅基浆料颗粒在局部抛光压力下的机械磨削。然而，CMP不可避免地会导致碟形凹陷（宽金属线的凹陷）和侵蚀（密集线阵列中的介质减薄），这两者都必须控制在严格窗口内，以维持下游光刻的聚焦预算。

界面与失效传播

MET2至ILD2界面

Ta/TaN阻挡层与下方ILD2介质氧化物之间的界面代表了主要的机械失效路径。金属沉积前去气不充分或残留化学污染会削弱界面粘附力，导致在热循环或机械应力期间阻挡层分层。分层表现为导线剥离、间歇性开路或局部电阻漂移。

金属扩散进入光电二极管区域

在BSI传感器中，有源光电二极管位于正面金属化叠层正下方的硅衬底中。来自MET2的铜原子可以通过受损阻挡层中的微空洞或晶界迁移。一旦铜到达光电二极管耗尽区，它会在硅带隙中形成深能级复合中心，导致严重的暗电流劣化和白像素缺陷。虽然邻近吸杂技术（如碳氢离子注入）为迁移的金属杂质提供了统计捕获手段，但连续、无针孔的MET2阻挡层仍是主要防御线。

套刻偏差与通孔倒角

由于V1通孔在MET2沟槽光刻步骤之前已刻蚀完成，因此沟槽掩模与下方通孔之间的套刻精度至关重要。MET2沟槽与预先存在的V1通孔之间的对准偏差会导致沟槽刻蚀期间发生通孔倒角，即刻蚀等离子体切掉通孔开口的上边缘。通孔倒角会改变通孔几何形状、增加寄生电容，并引入较高的通孔接触电阻偏差。

串扰与光学相互作用

BSI传感器中的正面金属线会将未吸收的光线反射回硅衬底中，这可以为特定光路结构性地增强量子效率（QE）。然而，像素阵列中过宽的MET2导线或过高的金属密度会阻挡或散射从相邻角度射入的光线，从而增加相邻像素之间的光学串扰。设计MET2布线网格需要对电学压降与像素光学主光角（CRA）容忍度进行共同优化。

热预算与阻挡层完整性

后续的后段（BEOL）操作——包括ILD3沉积、V2通孔加工及更高金属层——会使MET2承受累积热应力。超过Ta/TaN阻挡层和铜晶粒结构的热稳定性窗口会驱动铜晶粒生长、应力诱导空洞以及通孔着陆界面处的电迁移劣化。

走查真实模块

要查看完整40nm BSI CMOS图像传感器工艺背景下确切的MET2模块序列，您可以在交互式流程中打开METAL 2 TRENCH - Photo步骤。该步骤代表了光刻起始点，在进行介质刻蚀、阻挡层沉积、铜填充和CMP之前，填隙平坦化、光学邻近效应修正和沟槽图案化在此交汇。

交互式流程展示了MET2模块如何与上游V1通孔刻蚀和下游ILD3沉积相集成，提供了工艺依赖关系的可视化图谱。通过检查步骤序列，工艺工程师可以追溯MET2光刻套刻、阻挡层保形性或CMP抛光偏差如何影响最终的传感器良率与可靠性。

相关学习路径

要全面理解40nm BSI CMOS图像传感器的互连架构，请探索以下相关集成模块：

• 40nm BSI CMOS图像传感器工艺流程文章概述了从衬底制备到背面减薄和光学叠层完成的完整制造序列。
• 40nm BSI CMOS图像传感器第二层层间介质集成文章涵盖了奠定MET2进入表面基础的沉积与平坦化物理机制。
• 40nm BSI CMOS图像传感器通孔一集成文章详细介绍了创建MET2集成期间所填充预存通孔形貌的通孔优先刻蚀工艺。
• 40nm BSI CMOS图像传感器金属三互连集成文章解释了下游金属模块如何继承MET2所交付的表面形貌与热预算。

未来展望

CMOS图像传感器互连的演进受到多晶圆三维集成与架构缩放的推动。在先进的三维堆叠CIS架构中，像素阵列与外围逻辑电路在独立的晶圆上制造，并通过直接键合互连进行连接。这种分离降低了像素晶圆上的正面布线密度，使MET2能够严格专注于局部像素互连，而长距离信号路由则转移到逻辑层。

其次，埋入式互连结构将导电线布置在硅表面下方，并由绝缘介质与衬底隔开 [A1]。在浅槽区域内集成地下互连通道可以补充或部分替代表面MET2导线，从而释放正面面积并减少BSI像素中的光学反射干涉。

最后，随着互连线距不断缩小，超低k介质与超薄保形阻挡层的集成将需要严格的热预算工程，以在保持高频像素读出速度的同时抑制暗电流的产生。