在整个流程中的角色
在40nm背照式CMOS图像传感器的正面金属化序列中，金属二（MET2）互连模块处在一个关键节点，其输入为已图案化的金属一层及其上方的层间介质叠层。在此阶段，晶圆已完成晶体管制造、钉扎光电二极管(PPD)集成以及第一层金属图案化——所有这些工艺定义了传感器的光敏和读出电路基础。MET2模块必须提供一个稳健、低电阻的第二层金属布线层，用于连接像素读出节点与外围列电路，并最终连接到逻辑和模拟信号链。
在背照式(BSI)架构中，正面金属化具有双重作用：它不仅提供电学互连功能，同时还可作为光学反射层，通过将透射光子反射回光电二极管方向来提高量子效率(QE)。这意味着MET2层不仅仅是一个电学导体——其拓扑结构、覆盖率和材料反射率会直接影响光程长度和载流子收集概率。因此，40nm金属二互连接入必须在电学布线密度与光学透射率或反射率考量之间取得平衡，具体取决于像素设计策略。
在MET2的下游，后续模块包括通孔一(V1)形成、额外的层间介质(ILD)沉积以及更高金属层，这些层将信号从像素阵列路由至焊盘和外围I/O。MET2的完整性直接决定了通孔着陆的可靠性、相邻布线之间的串扰是否处于可接受范围内，以及平坦化质量是否足以满足后续图案化步骤中KrF光刻的景深要求。40nm BSI CMOS图像传感器工艺流将MET2作为所有上层互连和钝化模块的结构锚点。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
METAL 2 TRENCH - Photo
在 40nm BSI CMOS Image Sensor 中，“40nm BSI CMOS Image Sensor metal-two interconnect integration process flow”对应 MET2 模块的第 168 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
进入状态与序列逻辑
上游依赖关系
当MET2模块开始时，晶圆上承载着完全图案化的金属一层，嵌入在第一层层间介质中。此时，表面形貌本质上是不平坦的——这是在此步骤之前进行的多次沉积、刻蚀和图案化循环的结果。沉积在金属一层上方的ILD2层必须在MET2图案化开始之前提供足够的平坦化。40nm BSI CMOS图像传感器第二层层间介质集成直接决定了这一进入表面的质量。
序列逻辑是紧密耦合的：如果ILD2表面平坦化不足，MET2沟槽光刻步骤将面临曝光场范围内聚焦深度的变化，导致关键尺寸(CD)变化以及潜在的金属残留或开路。这在CMOS图像传感器中尤为突出，因为像素阵列区域具有高度规则但密集的布线图案，而外围区域包含更大的逻辑式互连——同一晶圆上存在着形貌特征差异巨大的两个区域。
下游交付物
MET2模块必须交付：
- 在像素和外围区域均具有可靠电学连续性的图案化金属层
- 表面足够平坦，以支持后续V1通孔形成和ILD3沉积
- 侧壁形貌能够支持下一模块中可靠通孔着陆的金属线
- 不降低量子效率或不引起导致光学串扰的镜面反射的光学叠层配置
40nm BSI CMOS图像传感器通孔一集成是MET2输出质量的直接下游消费者。MET2中任何由化学机械平坦化(CMP)引起的侧壁粗糙度、金属侵蚀或碟形凹陷，都会在V1步骤中传播为通孔着陆变化和接触电阻分散。
物理与化学机理
METAL 2 TRENCH - 光刻集成原理
METAL 2 TRENCH - Photo（光刻）步骤是MET2模块工艺流程中决定性的光刻操作。在40nm节点，通常采用KrF光刻进行金属沟槽图案化*（工程实践）*。其根本挑战在于，在非平坦的下层形貌上，以保持全场CD均匀性的方式，解析出具有笔直侧壁的窄金属沟槽。
物理机制始于在平坦化的ILD2表面上涂覆光刻胶。光刻胶必须具有足够的对比度和抗刻蚀性，以承受后续将沟槽图案转移到下方介质和金属叠层中的干法刻蚀。曝光过程依赖于光学投影系统在目标尺寸下形成具有足够调制传递函数空间像的能力——这是照明孔径设置、相移掩模设计和光刻胶工艺优化的函数*（工程实践）*。
沟槽刻蚀与金属填充化学
光刻之后，使用基于氟的等离子体刻蚀化学物质将沟槽图案转移穿过介质阻挡层和刻蚀停止层。刻蚀必须实现各向异性形貌——即垂直的侧壁且底部钻蚀最小——因为任何横向刻蚀都会使沟槽宽度超出设计CD，从而损害金属线间距。刻蚀化学物质还必须对底层金属一层具有高选择性，确保刻蚀干净地停止而不损坏第一层互连。
随后进行金属沉积，通常采用物理气相沉积(PVD)钽/氮化钽(Ta/TaN)阻挡层，然后沉积铜籽晶层并进行电化学镀铜(ECP)填充。阻挡层可防止铜扩散到周围的介质中——这是CMOS图像传感器中的一项关键要求，因为光电二极管区域的金属污染会产生深能级陷阱，增加暗电流和白色像素缺陷密度。PVD阻挡层必须沿沟槽侧壁和底部提供保形台阶覆盖；覆盖不足会导致铜扩散路径和过早的介质击穿。
ECP填充机制依赖于电解液中的铜离子在导电籽晶层上发生还原反应*（工程实践）。电镀必须实现自下而上的填充——即在侧壁闭合之前优先沉积在沟槽底部——以避免窄沟槽中形成空洞。这由电镀浴添加剂（加速剂、抑制剂、整平剂）与演变中的铜表面之间的相互作用控制，产生有利于无空洞填充的差异化沉积速率（工程实践）*。
CMP平坦化物理机制
化学机械平坦化去除多余的铜和阻挡层材料，只将金属保留在沟槽内*（工程实践）。其机理涉及铜表面的同时化学氧化和由二氧化硅基浆料颗粒引起的机械磨削（工程实践）。抛光速率取决于局部压力——较高的特征承受更大的压力并抛光得更快，从而实现全局平坦化（工程实践）*。然而，CMP会引入碟形凹陷（宽金属线的凹陷）和侵蚀（密集区域介质的减薄），这两者都必须控制在严格的窗口内，以维持后续光刻的聚焦预算。
界面与失效传播
MET2至ILD2界面
MET2金属线与下方ILD2介质之间的界面是主要的失效传播路径。TaN阻挡层与ILD2氧化物之间的粘附性差会导致金属在热循环过程中分层，造成开路或间歇性电阻漂移。粘附质量取决于ILD2表面处理——金属沉积前烘烤过程中残留的有机物污染或水分会削弱阻挡层与介质之间的结合。
金属扩散进入光电二极管区域
在BSI CMOS图像传感器中，光电二极管形成于正面互连叠层下方的硅衬底中。来自MET2的铜原子可以通过阻挡层缺陷或沿ILD2晶界扩散，最终到达光电二极管耗尽区。一旦到达，它们会在硅带隙中形成深能级缺陷，充当产生-复合中心，增加暗电流并降低白色像素缺陷密度。文献中描述的邻近吸杂技术——包括碳氢分子离子注入——专门用于在金属杂质到达器件有源区之前捕获这些杂质。然而，吸杂是一种统计性的防御手段，而非绝对的屏障；MET2阻挡层的质量仍然是主要的预防机制*（工程实践）*。
CMP引入的形貌与下游通孔着陆
宽MET2线的碟形凹陷和密集线之间介质的侵蚀会产生局部高度变化，这些变化会传播到V1通孔模块。当刻蚀通孔一沟槽时，着陆在碟形凹陷金属表面上的通孔可能会遇到金属厚度不足的情况，导致通孔接触电阻过高或开路。相反，密集区域介质的侵蚀可能导致通孔刻蚀提前击穿，从而与下方MET2线形成短路。这种相互作用具有方向性：更宽的MET2线碟形凹陷更严重，更密集的区域侵蚀更严重，V1模块同时继承了这两种效应。
串扰与光学相互作用
在BSI传感器中，正面金属叠层——包括MET2——位于光电二极管和减薄后的衬底背照表面之间。金属线可以将光子反射回硅中，增加有效光程，并在特定几何结构下提高量子效率(QE)。然而，如果像素区域中MET2布线密度过高或线宽过大，金属会阻挡来自背面的光路，降低填充因子并增加相邻像素之间的光学串扰。这种权衡具有方向性：更多的金属布线可改善电学性能，但会降低光学性能；反之亦然。带有中间屏蔽层的堆叠式传感器设计可以通过在像素和逻辑层之间提供专用的电磁隔离，部分缓解这种权衡。
热预算与阻挡层完整性
MET2模块必须承受所有后续的热工艺——包括ILD3沉积、通孔形成和更高金属层工艺——而不会导致阻挡层退化或铜的小丘生长。如果在MET2完成后施加任何热处理，如果热预算超过Ta/TaN阻挡层和铜微结构稳定性窗口，则可能驱动铜晶粒生长、应力迁移或阻挡层扩散。方向性很明确：MET2后更高的热预算会增加电迁移和应力诱导空洞的风险，特别是在电流密度最高的通孔着陆点。
走查真实模块
要查看完整40nm BSI CMOS图像传感器工艺背景下确切的MET2模块序列，您可以在交互式流程中打开MET2第168步。该步骤代表了MET2沟槽光刻、刻蚀、金属填充和CMP操作汇聚以产生第二层互连的集成点。
交互式流程展示了MET2模块如何连接到上游ILD2平坦化和下游V1通孔形成，为本文讨论的集成依赖关系提供了可视化图谱*（工程实践）*。通过检查步骤序列，工程师可以追溯MET2任一子步骤的缺陷或工艺变化如何通过剩余流程传播——从ILD3沉积到最终钝化和焊盘开孔。
相关学习路径
对于希望加深对40nm BSI CMOS图像传感器互连生态系统理解的工程师，以下几个相关主题提供了互补背景：
- 40nm BSI CMOS图像传感器工艺流文章提供了全模块概览，展示了MET2如何适应从衬底制备到背面减薄的完整制造序列。
- 40nm BSI CMOS图像传感器第二层层间介质集成文章详细介绍了直接决定MET2进入表面质量的平坦化化学和沉积物理。
- 40nm BSI CMOS图像传感器通孔一集成文章解释了V1着陆物理机制如何继承MET2完成时留下的形貌和冶金状态。
这些文章共同形成了一个关联的学习集群，涵盖了从金属一到通孔一的互连接入链，其中MET2充当核心的结构和电学桥梁。
未来展望
CMOS图像传感器互连接入的演进受到几个趋同趋势的驱动。首先，三维堆叠——即像素阵列和逻辑芯片分别制造并通过硅通孔(TSV)键合——正在重塑正面金属层的作用。在堆叠式架构中，MET2可能较少作为信号路由层，而更多地作为局部像素互连，全局路由则移至逻辑层。这降低了正面金属密度，并可以在BSI设计中改善光学填充因子。
其次，埋入式互连结构——即将导电线放置在浅槽隔离区域内的硅表面下方——提供了一条无需消耗表面布线区域即可提高集成密度的途径。这种地下互连可以部分替代或补充传统的MET2布线，尽管它们在窄沟槽填充和阻挡层完整性方面引入了显著的工艺复杂性。
第三，使用碳氢分子离子注入的邻近吸杂技术在先进CIS节点中变得至关重要，因为热预算正在缩小且金属污染容忍度正在收紧。随着MET2阻挡层在先进节点中变得更薄、更具保形性，吸杂作为防止铜扩散进入光电二极管区域的二级防御手段的作用将不断增强。
最后，CMOS图像传感器中追求更高转换增益和更宽动态范围的持续推动力间接地对MET2设计施加了压力：浮空扩散读出路径中的低寄生电容要求更严格地控制金属-衬底和金属-金属耦合，这使得MET2线位置和ILD介电常数成为整个传感器优化中日益关键的参数。