40nm BSI CMOS图像传感器单通孔集成：工艺流原理与器件物理

在完整流程中的角色

在40nm背面照明（BSI）CMOS图像传感器工艺流程中，通孔一（V1）集成模块作为后段工艺（BEOL）堆叠中的首个金属间垂直通孔开口层。V1模块直接位于第一层金属（M1）上方，通过在沉积于M1之上的介质堆叠（包含碳氮化硅 ILD 1-1 SiCN 刻蚀停止衬层和金属间氧化物 ILD 1-2 层）中定义并刻蚀出图案化垂直通孔，暴露出下层导体焊盘，以便后续连接至第二层金属（M2）。垂直通孔结构在第一和第二金属化层之间垂直延伸，以在互连网络中建立电气连接 [A1]。

在背面照明架构中，光线从衬底背面进入，以避免正面栅极结构和金属层对光子的吸收 [T2]。尽管主要的光学感应发生在背面，但包括M1和V1在内的正面金属化堆叠仍会影响传感器整体性能。正面金属导线可以充当内部光学反射镜，将透射的长波长光子重新反射回光电二极管，从而提高量子效率。因此，V1结构的图形密度、空间布局和表面平坦度对电气布线和光学反射均有重要影响。V1模块接收覆盖M1的金属间介质堆叠，并交付一个清洁、精确图形化和刻蚀的通孔开口阵列，为后续的双镶嵌沟槽刻蚀和金属填充做好准备。

有关垂直通孔图形化之前介质制备的详细背景，请参阅40nm BSI CMOS图像传感器第一层层间介质集成工艺流程。

初始状态与顺序逻辑

上游依赖关系

V1模块在前段工艺（FEOL）器件形成、接触插塞沉积、M1金属化和金属间介质沉积（ILD 1-1 SiCN刻蚀停止层和ILD 1-2氧化物层）完成后进入。钉扎光电二极管、传输门、浮动扩散区和像素读出晶体管已完全形成并被介质及金属化堆叠保护。

在光刻开始前，光刻前清洗可确保底层介质表面无颗粒和化学污染物。这一清洗步骤至关重要，因为表面不平整或有机残留物可能会导致曝光期间局部焦深失真或阻碍光刻胶在晶圆表面的附着。

下游交付物

完成后，V1模块向后续模块交付一个穿过ILD1介质层的清洁、完全打通的通孔开口阵列，暴露出M1接触焊盘，为后续的双镶嵌沟槽图形化和金属填充做好准备。V1中的对准误差、刻蚀不完全或未清除的刻蚀聚合物会直接导致电气开路、接触电阻升高或像素列读出总线中的RC延迟增加。40nm BSI CMOS图像传感器金属二互连集成工艺流程直接建立在打通的V1通孔阵列之上。

物理与化学机理

VIA 1 — 光刻集成原理

V1模块工艺始于表面清洗与光刻。在光刻胶层下方涂布抗反射涂层，以抑制由底层M1金属特征反射引起的薄膜干涉和驻波效应。对于40nm技术节点，采用化学放大光刻胶的光学光刻能够在保持足够焦深的同时解析紧密的通孔间距，以适应残余介质形貌。

在曝光期间，吸收光子会激活光刻胶中的光致产酸剂（PAG），产生酸催化剂。在随后的曝光后烘烤（PEB）过程中，这些酸分子发生热扩散并解离聚合物保护基团，使曝光的通孔区域在碱性显影液中变得可溶。精确控制酸扩散和曝光能量对于在密集像素阵列和稀疏外围逻辑区域实现均匀的通孔临界尺寸（CD）至关重要。

刻蚀化学与停止衬层打通

光刻完成后，通过各向异性干法等离子体刻蚀将V1图形转移到介质堆叠中。刻蚀顺序包括穿过主ILD 1-2氧化物层的主介质刻蚀，以及随后穿过底层ILD 1-1 SiCN刻蚀停止衬层的选择性刻蚀。氟碳基等离子体化学体系经调谐以平衡方向性离子辅助化学刻蚀与侧壁钝化。聚合性氟碳物种在刻蚀过程中沉积在通孔侧壁上，防止横向钻蚀并在整个介质深度内保持垂直通孔轮廓。

刻蚀终点控制对工艺良率至关重要。等离子体刻蚀必须干净地穿透SiCN刻蚀停止衬层以暴露出M1金属表面，同时又不能过度侵蚀下方的导体。刻蚀不足会在通孔底部留下绝缘介质残留，导致高接触电阻或电气开路；而过度刻蚀则冒着将焊盘金属溅射到侧壁上或破坏介质完整性的风险。

灰化、光刻胶剥离与刻蚀后清洗

介质刻蚀完成后，必须彻底去除残留的光刻胶掩模、抗反射涂层和侧壁氟碳聚合物。氧基等离子体灰化氧化有机光刻胶基质，将其转化为挥发性气体副产物。随后的湿法化学清洗可去除通孔侧壁和暴露的M1焊盘上的残留无机痕量污染物和聚合物残留，而不会氧化暴露的M1表面。这完成了V1模块，留下了打通且洁净的通孔结构，为后续金属化模块做好准备。

界面与失效传播

ILD1表面到V1光刻界面

继承自底层M1金属导线或CMP不均匀性的介质表面形貌起伏会导致局部光刻胶厚度变化。在较厚的光刻胶区域，曝光剂量不足或PEB去保护不完全可能导致通孔曝光不足、底部残留或微桥连。相反，较薄的光刻胶区域可能遭受过度曝光，产生过大的通孔。这种CD不均匀性会转化为整个像素阵列的通孔电阻差异，从而劣化传感器信号均匀性。

V1刻蚀到下方M1金属界面

V1通孔底部与M1金属接触焊盘之间的界面是主要的可靠性边界。过度的M1过刻蚀会将金属物种溅射到通孔侧壁上，导致介质击穿或横向漏电路径。此外，SiCN刻蚀停止衬层的不完全去除会留下高电阻的界面阻挡层，从而降低像素读出电路中的信号带宽。

灰化清洗完整性与残留物形成

光刻胶剥离不彻底或聚合物去除不充分会在通孔底部或侧壁留下薄氟碳层。当后续进行阻挡层沉积和金属填充时，这种界面聚合物污染会导致附着力差、高接触电阻或热应力下的灾难性通孔剥离。

BSI背景下的光学反射

由于在BSI传感器中光线从背面进入，正面互连层充当背面光学反射镜。整个像素阵列中不均匀的V1图案分布或密度变化会引起光学反射率的空间变化，导致最终图像输出中出现固定图案噪声（FPN）。

探索实际模块

要追踪该模块在工艺流程中的逐步物理实现，读者可以在交互式流程中打开V1步骤164。

有关从衬底制备到模块组装的完整传感器制造序列的概览，请参阅40nm BSI CMOS图像传感器工艺流程文章。

热预算约束与高级权衡

热预算约束

虽然V1工艺发生在BEOL堆叠中，但后续模块中的高温热处理（如阻挡层沉积或金属填充退火）增加了累积热预算。过度的热暴露会导致钉扎光电二极管（PPD）和浮动扩散（FD）区域中先前注入的杂质发生横向扩散。PPD表面p+钉扎层或埋入式n型存储区的加宽会劣化满阱容量并增加暗电流的产生。

3D堆叠与背面减薄兼容性

在先进的BSI制造中，正面互连制造完成后会将晶圆键合到承载读出晶圆上并进行背面衬底减薄。源自V1图形化和介质刻蚀的表面形貌或应力不均匀性可能会传播到下游层，并在混合键合期间引起微空洞或局部应力集中，从而在随后的背面研磨和化学刻蚀期间导致硅缺陷的形成。

未来展望

随着CMOS图像传感器向40nm以下扩展，3D逻辑堆叠BSI架构通过直接混合键合将像素阵列与读出逻辑分离到不同的晶圆上。在这些架构中，像素阵列上方的正面通孔密度可以最小化，从而减少光学反射不均匀性和串扰。在先进节点下，新型阻挡层材料和多重图形化光刻正在取代单次曝光光学光刻，以满足更紧密的通孔间距要求和更低的接触电阻。