40nm背照式CMOS图像传感器第一层间介质集成：工艺流程原理与模块逻辑

在完整流程中的角色

40nm背照式CMOS图像传感器第一层间介质（ILD1）模块代表了后道工序（BEOL）中的关键介质模块。ILD1在第一层金属（M1）完成后执行，提供M1之上的介质绝缘，同时构成建立第一通孔（Via-1）的介质基质。在完整的40nm背照式CMOS图像传感器工艺流程中，ILD1模块接收已完成第一层金属互连集成的晶圆，建立进入第一层通孔集成所需的绝缘介质叠层。

ILD1模块的核心交付成果包括三个方面：

1. 铜钝化与扩散控制： ILD1叠层的初始子层——ILD 1-1碳氮化硅（SiCN）阻挡层——直接作为暴露的M1铜图案上的铜覆盖层与扩散阻挡层。它封堵抛光后的铜表面以防氧化，并抑制铜原子在电场作用下向体介质层扩散迁移。
2. 层间电隔离： 体介质子层（ILD 1-2）填充金属间体积，将M1布线图案与上层互连线隔离开来，防止寄生漏电流恶化像素暗电流与读出噪声。
3. 刻蚀终止与图案化基质： SiCN覆盖层在后续第一层通孔凹槽刻蚀过程中充当选择性刻蚀终止层，确保上层通孔刻蚀不会穿通下方铜线或产生微空洞。

从器件物理角度看，ILD1的厚度与薄膜成分直接改变浮置扩散节点及像素信号布线周围的电容环境。这些线路上的过度寄生电容会降低像素转换增益并增加RC互连延迟。因此，ILD1模块是决定光电转换效率与信号完整性的关键因素。

入口状态与序列逻辑

上游依赖关系

在进入ILD1模块之前，晶圆已完成M1双镶嵌金属化、铜化学机械平坦化（CMP）以及CMP后化学清洗。在模块入口处，晶圆表面由平坦化的铜互连线及嵌入在下层介质中的钽基阻挡衬层组成。

此时暴露的铜表面具有高度活性，极易受大气氧化，若不加钝化还会发生快速铜扩散。然而，由于后道金属化已经存在，后续所有ILD1工序的热预算受到严格限制。所有沉积与固化步骤必须保持在低热预算限制内，以防止热应力、铜小丘形成或早期接触孔形成模块中形成的硅化物接触退化。

下游交付成果

ILD1模块交付一个具有结构与表面完整性的多层钝化介质叠层，为第一层通孔光刻做好准备。沉积的SiCN阻挡层与体SiO2叠层必须具备低应力、无缺陷间隙填充以及跨晶圆的精确均匀厚度。

这一稳定的介质层使下游模块（尤其是第一层通孔集成与第二层间介质集成）能够刻蚀出具有受控深度和干净刻蚀终止的高长宽比通孔，确保整个像素阵列的低接触电阻与高良率。

物理与化学机制

介质沉积化学与PECVD原理

由于后道热预算限制禁止使用高温热氧化或大气化学气相沉积，ILD1叠层采用等离子体增强化学气相沉积（PECVD）制备。通过向反应气体提供等离子体能量，所需的化学反应能够在远低于纯热反应所需的衬底温度下发生 [T1]。

沉积序列始于ILD 1-1 SiCN阻挡层沉积。在PECVD反应腔中，有机硅烷或硅烷前驱体与含碳和氮的气体发生等离子体离解，形成非晶碳掺杂氮化硅薄膜。将甲基有机基团引入硅氮晶格中降低了薄膜的极化率与介电常数（对比纯化学计量比氮化硅）。同时，来自射频等离子体的适度离子轰击增加了非晶网络密度，确保形成抵御铜迁移的致密物理阻挡层。

阻挡层沉积完成后，执行ILD 1-2 SiO2体填充沉积。有机硅烷前驱体（如原硅酸四乙酯TEOS）或硅烷/氧气混合气体在等离子体中反应沉积二氧化硅。反应副产物（包括水蒸气和含氢物种）被高效抽除并通过热驱除，以防止微孔隙。

阻挡层完整性与刻蚀终止机制

SiCN阻挡子层依赖致密的化学键合阻止铜扩散。在偏压温度应力下，铜离子极易穿过多孔氧化物迁移；致密的SiCN基质有效地抑制了铜离子漂移与水分渗透。

此外，后续通孔刻蚀中使用的氟基等离子体对二氧化硅与碳氮化硅表现出极高的刻蚀选择性。当通孔刻蚀穿透体氧化物时，刻蚀速率在到达SiCN表面时急剧下降，从而提供自限制刻蚀终止，防止对下层M1铜线造成不可控的过刻蚀破坏。

表面准备与界面稳定性

介质处理前后的表面清洁度至关重要。在与后道处理相关的化学机械抛光（CMP）操作中，抛光垫表面微凸体、磨料纳米颗粒与晶圆表面之间的三体接触能够实现可控且均匀的材料去除 。后CMP清洗在SiCN沉积前去除有机残留物与氧化铜，维持界面粘附力。

界面与失效传播

M1铜至SiCN阻挡层界面

抛光后的M1铜表面与ILD 1-1 SiCN阻挡层之间的界面是铜电迁移与介质击穿的主要路径。如果SiCN沉积前残留有原生氧化铜或有机清洗残留物，界面粘附力将严重恶化。在电偏压与热应力作用下，铜原子沿着薄弱的界面键迁移，导致空洞形成、早期电迁移失效以及相邻M1线路之间的漏电流增加。

SiCN至体氧化物界面

SiCN覆盖层与上覆ILD 1-2体SiO2层之间的界面受到固有应力失配的影响。热膨胀系数与固有薄膜应力（压应力对张应力）的差异可能在后续热循环中导致界面微剥离。该介质-介质界面处的捕获电荷还会产生寄生电场，改变附近像素读出电路中晶体管的阈值电压。

应力传播与晶圆翘曲

PECVD介质薄膜根据射频功率、气体压力和温度参数固有地积累薄膜应力。跨介质叠层的高压应力会导致整体晶圆翘曲，从而损害后续Via-1图案化中的光刻景深套刻精度。另一方面，高张应力可能在密集像素阵列边界的台阶边缘诱发微裂纹。

实际模块操作

ILD1模块工艺流程遵循严格排序的操作步骤：

1. ILD 1-1 SiCN阻挡层沉积。 晶圆在M1铜CMP及CMP后清洗完成后进入。通过PECVD直接在暴露的M1铜表面沉积一层薄而致密的非晶碳掺杂氮化硅薄膜。该层作为铜覆盖层、扩散阻挡层以及后续第一层通孔刻蚀终止层。
2. ILD 1-2 SiO2填充沉积。 使用PECVD在SiCN阻挡层上沉积体二氧化硅薄膜，建立主要的层间介质厚度与电隔离。
3. 光刻前清洗。 沉积后表面清洗与检查步骤去除浮游分子、有机残留物与颗粒，确保第一层通孔光刻胶涂布的表面就绪状态。

要探索交互式步骤序列，您可以在交互式流程中打开ILD1步骤161。

方向性权衡

阻挡层密度与介电常数（寄生电容）的权衡

增加SiCN阻挡层的密度与厚度可增强其抵御铜电迁移的能力，并改善Via-1刻蚀终止工艺窗口。然而，碳氮化硅的介电常数高于二氧化硅。增加SiCN薄膜厚度或氮密度会增加M1互连线与附近浮置扩散节点之间的寄生电容，直接降低像素转换增益。工艺工程需要在保持足够扩散阻挡完整性的同时最小化SiCN厚度。

等离子体密度与等离子体损伤的权衡

在PECVD过程中施加较高的射频功率和离子轰击可以使SiCN薄膜致密化并改善铜阻挡质量。然而，过度的离子轰击会增加压应力，并存在等离子体诱导栅氧化层损伤或在活性像素晶体管附近产生陷阱的风险。等离子体参数必须在薄膜致密化与电陷阱产生之间取得平衡。

热预算与薄膜放气的权衡

较低的沉积温度保护M1铜线与下层硅化物接触免受热退火劣化。然而，过低的沉积温度可能导致前驱体离解不完全，在薄膜中留下未反应的氢或甲基基团，这些基团在后续热工序中缓慢放气，导致微空洞或粘附力下降。

相关学习路径

研究ILD1模块的工程师应当探索工艺流程中的相邻模块：

• 主40nm背照式CMOS图像传感器工艺流程概述了从前端像素创建到后道堆叠的完整序列。
• 上游40nm背照式CMOS图像传感器第一层金属互连集成工艺流程涵盖了ILD1沉积前的M1铜镶嵌形成与CMP。
• 下游40nm背照式CMOS图像传感器第一层通孔集成工艺流程详细介绍了Via-1通孔如何向下穿过ILD1叠层到达M1。
• 后续40nm背照式CMOS图像传感器第二层间介质集成展示了层间介质概念如何延伸至更高的金属化层。

未来展望

随着图像传感器缩小至更小像素间距并集成3D晶圆堆叠（传感器与逻辑晶圆键合），ILD1模块面临着不断演进的集成要求。热预算变得更加紧张，要求采用超低温沉积技术在不发生热劣化的前提下提供高薄膜密度。

先进的 low-k 覆盖介质与超薄双层阻挡叠层正在被引入，以最小化敏感浮置扩散节点处的RC延迟与寄生电容。在异构集成架构中，ILD1介质叠层还必须保持高的机械刚度与热膨胀兼容性，以承受高应力晶圆键合与背面研磨操作，而不会发生界面剥离或暗电流退化。