在完整流程中的角色
40nm背照式CMOS图像传感器第一层间介质集成代表了整个制造序列中的关键过渡模块——它将器件级的前端结构（钉扎光电二极管、传输栅极、源极跟随器和硅化物接触）与承载像素阵列信号输出的第一金属互连层连接起来。在40nm背照式CMOS图像传感器工艺流中，ILD1模块接收一个已经完成光电二极管和外围晶体管所有离子注入及激活退火、并在接触孔底部利用后硅化物集成方案形成了钛硅化物接触的晶圆。该模块必须交付一个平坦化、无缺陷的介质叠层，具有精确定位的接触开口和坚固的阻挡层，所有这些都作为后续第一层金属互连集成的结构基础。
ILD1模块的交付成果是多维度的 （工程实践）。首先，它必须在相邻像素结构之间以及像素阵列与外围电路之间提供电隔离，防止寄生漏电路径，这些漏电路径会恶化暗电流和固定图案噪声。其次，它必须作为一个机械和化学阻挡层，保护下方的硅化物接触和硅结在后续高温工艺步骤中免受污染。第三，ILD1叠层的最上层子层——通常是碳氮化硅薄膜——既作为扩散阻挡层，也作为选择性刻蚀停止层，以便在后续模块执行第一层通孔集成时实现精确的接触凹槽对准。
从器件物理角度来看，ILD1叠层直接影响浮动扩散节点和源极跟随器栅极周围的电容环境。介质叠层或阻挡层引入的任何寄生电容都会降低像素的转换增益，而介质界面处捕获的任何固定电荷都会改变阈值电压并增加暗电流。因此，ILD1模块不仅仅是一个被动的绝缘体——它是决定最终传感器电光性能的主动参与者。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
ILD 1-1 SiCN Barrier Deposition
在 40nm BSI CMOS Image Sensor 中，“40nm BSI CMOS Image Sensor first interlayer dielectric integration process flow”对应 ILD1 模块的第 161 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
入口状态与序列逻辑
上游依赖关系
当ILD1模块开始时，晶圆已经经历了一系列精心排列的离子注入和激活退火步骤。正如先进CMOS图像传感器制造中所强调的，"离子注入和激活退火工艺步骤的顺序及其条件必须精心定制，以同时优化所有性能"。这意味着定义钉扎光电二极管、传输栅极沟道和浮动扩散区的掺杂分布已在硅衬底中固定。ILD1模块不得干扰这些分布——来自介质沉积或固化过程的任何过量热预算都可能导致结扩散或掺杂剂再分布，从而降低光电二极管的满阱容量和暗电流特性。
在用于先进图像传感器的后硅化物集成方案中，钛硅化物接触是通过将Ti/TiN阻挡层叠层沉积到预刻蚀的接触孔中，然后退火在硅界面处形成硅化物相而形成的。这种硅化物形成的质量对金属沉积前立即执行的预清洗顺序高度敏感。一个优化的流程结合了氩等离子体和干法化学清洗，已被证明可以在先进图像传感器技术中"改善良率并大幅降低接触链电阻"。ILD1模块接收的晶圆上这些接触已经就位，意味着介质沉积不得引入可能损害上游硅化物工艺所建立接触电阻的损伤、污染或应力。
下游交付成果
ILD1模块必须交付一个足够平坦的表面，以便后续M1互连模块的光刻胶图案化和金属刻蚀步骤。在硅VLSI技术中，层间介质沉积在全局互连层之间，"通常会使用某种平坦化技术"来实现所需的地形均匀性。对于40nm背照式CMOS图像传感器，由于密集的像素间距和必须无空隙地完全填充的深接触结构，平坦化挑战更加复杂。
沉积在叠层顶部的SiCN阻挡子层还必须经过调整，以作为后续接触凹槽步骤的可靠刻蚀停止层。这种刻蚀停止功能要求SiCN薄膜相对于其下方的体氧化物具有足够不同的刻蚀选择性，这样当接触被图案化和刻蚀时，工艺会在预期深度干净地停止，而不会穿通到下方的硅化物或硅结中。
物理与化学机制
介质沉积化学
40nm背照式CMOS图像传感器中ILD1叠层的主体由通过化学气相沉积技术沉积的基于二氧化硅的薄膜组成。正如硅VLSI技术中所述，"大多数层间介质材料是基于SiO₂的，通常利用不同的沉积技术形成多层结构，以获得具有不同特性的SiO₂薄膜"。沉积化学涉及前驱体气体在晶圆表面反应形成Si-O-Si网络结构。在此反应过程中，会产生水和含氢物种等副产物，必须通过后续热处理将其驱除，以防止在后续工艺步骤中产生空洞和放气。
前驱体化学的选择直接影响薄膜密度、台阶覆盖率和间隙填充能力。从硅烷基前驱体沉积的薄膜与从原硅酸四乙酯等有机硅烷前驱体沉积的薄膜相比，通常表现出不同的共形性和应力特性。前者通常在窄结构中提供更好的间隙填充，但可能会引入更高的压应力，而后者在复杂地形上提供改进的台阶覆盖率，但可能保留碳残留物，增加薄膜孔隙率 （工程实践）。
SiCN阻挡层沉积集成原则
ILD1-1 SiCN阻挡层沉积的集成原则源于扩散阻挡和刻蚀选择性的双重需求。碳氮化硅是通过等离子体增强CVD沉积的，其中硅、碳和氮物种共沉积形成一种具有与纯氮化硅不同网络结构的非晶薄膜。与传统的氮化硅相比，碳原子的掺入改变了薄膜的介电常数、应力状态和刻蚀特性。
一个关键的物理原理是，氮化硅薄膜作为氢扩散的阻挡层——如硅VLSI技术所述，"氮化硅薄膜是氢扩散的阻挡层"。在ILD1叠层的背景下，这一特性至关重要，因为光电二极管表面和界面态处硅悬挂键的氢钝化必须在SiCN阻挡层沉积之前进行。如果阻挡层先沉积，它将阻止后续的氢退火到达下方的界面，留下未钝化的陷阱，从而增加暗电流。
刻蚀停止功能依赖于以下原理：与二氧化硅相比，SiCN在氟基等离子体化学条件下表现出显著较低的刻蚀速率。当接触孔被刻蚀穿过氧化物主体并到达SiCN层时，刻蚀速率急剧下降，提供了一个自限制机制，保护了下方的接触结构。这种选择性由刻蚀副产物的相对挥发性控制：氧化硅刻蚀产物高度挥发，而氮化硅和碳化硅刻蚀产物需要额外的化学能从表面解吸。
平坦化机制
介质沉积后，使用化学机械平坦化来平整表面形貌。其机制涉及同时的化学和机械作用：抛光浆料通过水合作用和键断裂化学软化氧化物表面，而抛光垫的机械力去除软化的材料。去除速率取决于向下的压力、相对速度和浆料的化学成分 （工程实践）。对于ILD1模块，实现跨越像素阵列和外围区域的全局平坦化至关重要，因为任何高度变化都会传播到后续金属层，加剧对准和光刻景深方面的挑战。
界面与失效传播
ILD1至硅化物界面
ILD1叠层底部与硅化物接触之间的界面是整个像素结构中最关键的边界之一。如果ILD1沉积前的预清洗不充分，原生氧化物和有机残留物会留在接触底部，提高肖特基势垒高度并增加接触电阻。相反，如果预清洗过于激进——例如，仅使用纯氩等离子体轰击而没有补充化学清洗——可能会在硅衬底中引入晶格损伤，降低接触可靠性和良率。
失效传播方向是向上的：ILD1至硅化物界面处的接触质量差表现为接触电阻升高，这反过来会降低源极跟随器的跨导，增加读出噪声，并最终可能导致像素失效。在接触链测试结构中，这表现为链电阻的急剧增加，直接影响良率。
ILD1至M1界面
ILD1叠层的顶面——特别是SiCN阻挡层——必须为后续的第一层金属沉积提供一个清洁、受控良好的界面。此表面上的任何污染、湿气或颗粒都将被纳入M1至ILD1边界，可能导致粘附失效或通孔电阻问题。SiCN薄膜的表面化学必须与用于M1金属化的粘附层兼容；如果碳含量太高，会降低粘附性，并导致后续热循环过程中金属分层。
介质-介质内部界面
在ILD1叠层内部，体氧化物与SiCN阻挡层之间的界面容易发生电荷俘获。正如在背照式钝化层背景下所研究的那样，介质叠层中的界面陷阱和固定电荷可以显著影响器件性能。虽然该研究侧重于背面钝化，但相同的原理适用于正面介质叠层："界面陷阱密度源于硅/介质界面处的断键和结构无序，这些会在硅带隙内引入能态并增强载流子复合"。在ILD1背景下，内部介质界面处的俘获电荷会改变附近晶体管的阈值电压，并在像素的电响应中引入迟滞。
应力引起的失效传播
低温沉积的介质薄膜倾向于表现出固有的应力——根据沉积化学的不同，可能是张应力或压应力。如果ILD1叠层具有高张应力，它会在后续热循环过程中引起开裂，特别是在应力集中的密集像素结构边缘。相反，高压应力会导致晶圆翘曲，降低后续层中的光刻对准精度。旋涂玻璃薄膜已被用作间隙填充材料，但在这些工艺过程中"薄膜会发生显著收缩，并可能导致高张应力，从而引起薄膜开裂"。虽然在先进节点中旋涂玻璃不太常见，但应力管理原则对于40nm背照式CMOS图像传感器流程中CVD沉积的薄膜仍然相关。
实际模块操作
40nm背照式CMOS图像传感器的ILD1模块工艺流遵循一系列精心排序的步骤。该模块开始于晶圆在硅化物接触形成后进入，此时表面包含接触结构，底部有暴露的TiSix，接触侧壁衬有Ti/TiN阻挡层。
步骤1：沉积前表面准备 （工程实践）。晶圆经过清洗序列，以去除任何有机残留物和暴露硅表面上再生的原生氧化物。正如先进图像传感器接触处理中所确立的，结合物理轰击和选择性干法化学清洗的方法在残留物去除和衬底损伤控制之间提供了最佳平衡。物理组分去除粗略的有机污染物，而化学组分通过氟基化学选择性地与二氧化硅反应，形成在受控热条件下被去除的挥发性副产物。
步骤2：体ILD1氧化物沉积 （工程实践）。通过CVD沉积二氧化硅薄膜，以填充接触结构之间的空间并提供主要的介电隔离。沉积必须在密集像素区域实现保形覆盖和无空隙的间隙填充。可以堆叠具有不同沉积化学的多个子层，以优化间隙填充和薄膜密度。
步骤3：平坦化 （工程实践）。化学机械平坦化去除多余的介电材料，并产生适合后续光刻的平坦表面。CMP步骤必须均匀地去除整个晶圆上的材料，同时最小化密集阵列区域中的碟形凹陷和孤立区域中的侵蚀。
步骤4：ILD1-1 SiCN阻挡层沉积。 在平坦化的氧化物表面上沉积一层薄薄的碳氮化硅薄膜。此SiCN沉积作为后续接触凹槽刻蚀的刻蚀停止层，并作为针对湿气和金属污染物的扩散阻挡层。必须调整沉积化学，以同时实现所需的刻蚀选择性、介电常数和应力特性。
步骤5：接触图案化和刻蚀 （工程实践）。对光刻胶进行图案化，并穿过ILD1叠层刻蚀接触孔。刻蚀化学穿过氧化物主体，并在SiCN阻挡层处停止，之后进行短暂的过刻蚀以去除暴露的SiCN，从而打开与下方硅化物的接触。
要探索此模块的详细逐步交互式流程，您可以在交互式流程中打开ILD1步骤161，它提供了每个工艺步骤及其集成依赖关系的可视化演示 （工程实践）。
界面与失效传播：方向性权衡
平坦化-间隙填充权衡
ILD1模块中存在一个基本的方向性权衡，即在实现激进平坦化和保持无空隙间隙填充之间。激进的CMP去除会使密集像素区域中的介电层变薄，达到部分去除SiCN阻挡层的程度，从而损害其刻蚀停止功能。相反，平坦化不足会留下地形差异，导致后续光刻中的景深问题 （工程实践）。集成工程师必须平衡CMP去除量与沉积介电厚度预算，确保平坦化后SiCN阻挡层在整个晶圆上保持完整。
接触刻蚀中的选择性-损伤权衡
当接触被刻蚀穿过ILD1叠层时，刻蚀工艺必须选择性地去除氧化物和SiCN，同时保留下方的硅化物。对硅化物的高刻蚀选择性需要较低能量的等离子体条件，但这些条件可能会在接触底部留下残留的SiCN，从而增加接触电阻。相反，确保完全去除SiCN的更激进刻蚀条件可能会损坏硅化物表面并降低肖特基接触质量。这种权衡直接呼应了针对TiSix接触所描述的预清洗挑战，其中"传统的氩等离子体预清洗在去除原生氧化物和有机残留物方面存在局限性，并且可能会在n型硅中引入损伤，从而降低接触电阻和良率"。
阻挡层完整性-电容权衡
增加SiCN阻挡层厚度可以提高其作为扩散阻挡层和刻蚀停止层的有效性，但它也会增加M1金属与下方结之间的寄生电容。在40nm背照式CMOS图像传感器中，这种寄生电容直接影响浮动扩散节点的电容，进而决定转换增益。正如先进传感器设计所证明的那样，减少浮动扩散区的寄生电容是提高转换增益的主要方法。因此，SiCN厚度必须最小化，同时仍提供足够的阻挡性能——随着技术节点的缩小，这一权衡变得越来越紧张。
相关学习路径
研究40nm背照式CMOS图像传感器第一层间介质集成的工程师将受益于探索工艺流中的相邻模块：
- 整体的40nm背照式CMOS图像传感器工艺流提供了完整的集成背景，显示了ILD1模块如何适配在器件制造和金属互连形成之间。
- 40nm背照式CMOS图像传感器第一层金属互连集成工艺流是ILD1模块交付成果的直接下游消费者——理解M1集成有助于阐明为什么平坦化质量和阻挡层完整性如此关键。
- 40nm背照式CMOS图像传感器第一层通孔集成工艺流建立在ILD1中沉积的SiCN阻挡层所提供的刻蚀停止功能之上，使其成为理解完整互连叠层的基本读物。
未来展望
背照式CMOS图像传感器的ILD1模块正在响应几个汇聚趋势而不断发展。随着像素间距持续缩小和堆叠架构变得更加普遍，ILD1叠层必须适应更严格的间距要求，同时保持隔离和阻挡性能 （工程实践）。三维堆叠图像传感器的出现，其中像素阵列晶圆与独立的读出电路晶圆键合，给ILD1模块带来了额外的约束，因为介质叠层必须承受晶圆键合的热预算，而不会劣化前端工艺中建立的光电二极管特性。
正在探索具有较低介电常数的先进介电材料，以减少浮动扩散节点的寄生电容，直接提高转换增益。然而，这些材料通常具有较差的阻挡性能，并且需要更复杂的多层叠层来同时实现低k和足够的扩散阻挡。高k介电材料的集成，已针对背照式背面钝化进行了广泛研究，也可能在正面介质叠层中找到应用，作为一种工程化固定电荷分布以提供界面态场效应钝化的手段。
最后，向异构集成的趋势——例如通过微转印技术将驱动芯片转移到光电二极管层上——引入了新的ILD1要求。当驱动集成电路被印制到光电二极管层上时，第一层间介质不仅必须作为电绝缘体，还必须作为所印芯片的机械衬底，这需要与传统ILD1叠层不同的刚性、表面能和热膨胀特性。