在完整流程中的角色
在40nm背照式CMOS图像传感器工艺流程中，接触孔形成模块是连接前段工艺器件制造与后段工艺金属化的关键桥梁。当该模块开始时，光电二极管阵列、传输门、浮置扩散节点以及源/漏区均已形成，并在需要处完成了硅化物化处理，且被预金属介质叠层所覆盖。接触孔模块必须通过该介质层打开垂直通孔，以暴露出下方的硅或硅化物表面，然后使用阻挡层和金属层填充这些通孔，从而建立低电阻的电气通路。
该模块从上游接收的是一个经过平坦化的介质层表面，其在栅极、源/漏区和局部互连结构上的厚度各不相同。化学机械平坦化工艺已将表面形貌部分平整，但在像素区域和外围电路区域之间仍存在残余的台阶高度差。接触孔模块必须向下游交付一组电气可靠、垂直隔离的导电通路，用于连接Metal 0互连层与下方的器件端子。这些通路必须具有低接触电阻、高良率，并能在热应力和电应力下保持长期可靠性。
对于CMOS图像传感器而言，接触孔模块还承担着额外的设计约束。像素区域要求光电二极管附近的金属覆盖尽可能少，以保持光学灵敏度，这影响了后硅化物集成策略和接触孔布局规则。相比之下，外围逻辑区域则需要类似于标准逻辑流程的密集接触孔阵列*（工程实践）*。因此，接触孔模块必须在同一晶圆上同时满足这两套截然不同的要求。
该模块输出的下游接收者是40nm背照式CMOS图像传感器Metal 0互连集成工艺流程，在此流程中，Metal 0线和通孔将在接触柱塞顶部进行图形化。接触孔形成过程中引入的任何缺陷、空洞或高阻界面都会直接传播到Metal 0的连续性和像素读出保真度中。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
Metal 0 Gate and S/D Contact Opening - Photo
在 40nm BSI CMOS Image Sensor 中，“40nm BSI CMOS Image Sensor contact formation process flow”对应 CONTACT 模块的第 112 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
进入状态与序列逻辑
上游依赖关系
接触孔模块在PMD沉积和平坦化序列完成之后进入*（工程实践）*。40nm背照式CMOS图像传感器预金属介质集成工艺流程交付的介质叠层，其成分和形貌直接影响接触孔刻蚀深度的均匀性。由于PMD在有源区与栅极叠层上方的厚度不同，接触孔刻蚀必须处理非均匀的介质深度，这要求采用高选择性的刻蚀化学物质或额外的掩模层次，以避免浅区域过刻蚀而深区域欠刻蚀。
上游选择的硅化物策略也制约着接触孔模块。在40nm背照式CMOS图像传感器中，像素区域通常采用后硅化物集成方案，这意味着钛硅化物是在接触孔模块内部，通过沉积并退火钛/氮化钛阻挡层叠层形成的。这与标准逻辑流程中硅化物化在前段工艺完成的做法不同*（工程实践）*。后硅化物方法最大限度地减少了金属与光电二极管的接近，但在接触孔形成过程中引入了额外的表面处理挑战。
模块内的序列
接触孔模块工艺流程遵循一个逻辑序列：接触孔的光刻图形化、介质层刻蚀、刻蚀后残留物去除、暴露硅表面的原位预清洗、阻挡层金属沉积以及金属填充。每个步骤都有前一步骤设定的明确进入条件*（工程实践）*。光刻步骤必须与下方器件特征对准并具有足够的套刻容差；刻蚀必须干净地停在硅化物或硅上；预清洗必须去除原生氧化物而不损伤衬底；并且金属填充必须足够保形，以避免在高深宽比通孔中产生空洞。
Metal 0栅极和源/漏接触孔开口 - 光刻集成原则支配着该序列的第一步。该光刻步骤使用氟化氪光刻技术定义接触孔的空间图形，在40nm节点，当辅以分辨率增强技术时，该技术仍适用于接触层次的图形化。光刻步骤必须同时定义通向栅极、源/漏区和任何局部互连结构的接触孔，而它们位于不同的介质深度上。
物理与化学机制
光刻图形化与光刻胶回流
在40nm节点，接触孔光刻步骤面临着基本的光学衍射极限。氟化氪光刻技术以其特征曝光波长工作，当特征尺寸接近分辨率边界时，其产生的空间图像对比度会降低。为了扩展实际分辨率，可以采用光刻胶回流工艺：在曝光和显影后，通过热处理将光刻胶聚合物加热至其玻璃化转变温度以上，引发粘弹性流动，从而使接触孔向内收缩。光刻胶中的可交联官能团同时发生热活化的交联反应，这稳定了聚合物网络并防止了过度变形。
光刻胶回流工艺背后的物理原理基于聚合物链的移动性。在玻璃化转变温度以下，聚合物链段被锁定在玻璃态，流动可以忽略。高于该温度时，链段获得足够的热能以进行协同运动，光刻胶轮廓在表面张力和重力作用下发生松弛。交联反应逐步增加分子量和网络密度，抵消进一步的流动并将收缩后的轮廓锁定就位。流动动力学与交联动力学之间的相互作用决定了最终的关键尺寸和轮廓形状。
这一机制与40nm接触孔形成直接相关，因为它允许基于氟化氪的图形化技术实现有效的关键尺寸，这些尺寸低于单独光学投影系统所能分辨的极限，且无需更先进的曝光工具。其权衡之处在于，收缩量取决于初始关键尺寸，并且热处理工艺窗口很窄。
介质刻蚀化学
图形化之后，通过各向异性等离子体刻蚀将接触孔转移到PMD叠层中。通常使用碳氟化合物基化学物质，其中聚合性刻蚀气体在侧壁上沉积碳氟聚合物以提供轮廓控制，同时离子轰击驱动孔底部的垂直刻蚀。刻蚀必须处理不同的介质厚度：栅极上方的PMD可能更厚，而源/漏区上方的可能更薄。同时刻穿所有深度需要对下方的硅化物或硅具有高选择性，以防止浅区域的过刻蚀损伤。
刻蚀过程中的残留物生成是一个主要问题。有机碳氟聚合物覆盖接触孔的侧壁和底部，而来自再沉积二氧化硅的无机残留物可能重新沉积在暴露的表面上。这些残留物必须在金属沉积前去除，因为它们会充当增加接触电阻的阻挡层。
预清洗与原生氧化物去除
在阻挡层金属沉积之前，必须清除接触孔底部暴露的硅或硅化物表面的原生氧化物和有机污染物。传统的氩气等离子体溅射刻蚀可以物理去除这些层，但它会在n型硅中引入晶格损伤，从而降低接触电阻和可靠性。Siconi™干法化学清洗提供了另一种选择：远程等离子体产生氟化铵活性物质，选择性地与二氧化硅反应，生成挥发性的氟硅酸盐，随后通过升华去除。
氩气等离子体与Siconi™的组合方法利用了互补的机制。氩气等离子体首先通过物理轰击去除有机残留物并部分还原氧化物。随后，Siconi™步骤化学去除剩余的原生氧化物，而不会造成离子轰击损伤。其选择性源于含氟反应优先攻击二氧化硅而非硅，并且远程等离子体配置最小化了到达晶圆表面的离子通量。温度控制决定了盐生成和升华的动力学：热能不足会留下非挥发性盐残留物，而过多的热能则会改变刻蚀速率和关键尺寸。
接触电阻物理
金属-硅接触电阻的基本物理原理由界面处的肖特基势垒高度决定。当金属接触硅时，功函数的差异会产生一个阻碍载流子流动的势垒。对于重掺杂硅，通过薄势垒的量子力学隧穿占主导地位，接触电阻随掺杂浓度的增加而降低。结的内建电势由两侧的掺杂水平决定，它设定了势垒高度。
在40nm背照式CMOS图像传感器中，接触电阻尤为关键，因为像素读出电路工作在低信号电平下。源极跟随器或传输门接触处的任何额外串联电阻都会降低转换增益并增加读出噪声。硅化物接触通过在金属与硅化物下方重掺杂硅之间创建一个低势垒高度的界面，从而起到降低有效势垒的作用。
界面与失效传播
光刻到刻蚀界面
光刻所定义的接触孔关键尺寸直接决定了刻蚀后的通孔尺寸。如果光刻胶回流工艺使孔收缩过度，由此产生的窄通孔会限制金属填充并增加电阻。如果收缩不足，相邻的接触孔可能在刻蚀后合并，造成短路。光刻到刻蚀的传递保真度也取决于光刻胶轮廓：内凹或弓形的轮廓会传递到介质中，形成难以保形填充的不规则通孔形状。
刻蚀到清洗界面
介质刻蚀后，接触孔底部暴露表面的状况决定了后续预清洗的有效性。如果刻蚀残留物非常顽固，或者刻蚀已损坏了下方的硅化物，则预清洗必须更加努力，这增加了衬底损伤或关键尺寸扩大的风险。相反，预清洗不充分会留下原生氧化物，阻碍后续退火过程中的硅化物形成，导致高接触电阻。
刻蚀与清洗之间的相互作用也影响关键尺寸控制。Siconi™工艺可能因接触孔内盐的形成而导致关键尺寸膨胀，这需要与彻底去除氧化物的需求进行权衡。氩气等离子体后接Siconi™的序列是经过专门设计的，以最小化这种权衡：氩气步骤减少了Siconi™需要处理的氧化物厚度，从而限制了盐的生成和关键尺寸膨胀。
清洗到金属沉积界面
预清洗使硅表面处于化学活性状态，容易发生再氧化。必须最小化预清洗与阻挡层金属沉积之间的时间间隔，以防止原生氧化物再生长。在后硅化物集成中，钛直接沉积在清洗后的硅表面上，然后退火形成TiSiₓ。该硅化物的质量关键取决于界面化学状态：残留的氧化物、碳或氟污染物会抑制硅化物成核，并产生高电阻或不连续的硅化物薄膜。
下游失效传播
接触孔模块中的失效会传播到多个下游效应中*（工程实践）*。高接触电阻会增加像素电路中源极跟随器的电阻，降低信噪比并损害图像质量。接触孔空洞或不完全填充会在电迁移应力下产生可靠性风险。在40nm背照式CMOS图像传感器中，由于背照架构要求薄器件叠层，接触孔失效无法通过增加互连层次来补偿。
背照式传感器中的接触焊盘结构引入了额外的失效模式。凸起的接触焊盘形貌会干扰后续的微透镜形成，从而使光路发生畸变。已经开发出非感光性树脂填充和平坦化技术，通过在进行光学层沉积之前平整表面来缓解此问题。
实际模块引导
要探索40nm背照式CMOS图像传感器接触孔形成工艺流程的实际逐步序列，您可以在交互式流程中打开接触孔步骤112。该交互式模块按顺序逐步演示每个工艺步骤，展示构成接触孔形成序列的进入条件、处理操作和交付成果*（工程实践）*。
交互式流程说明了Metal 0栅极和源/漏接触孔开口 - 光刻步骤如何融入更广泛的接触孔模块工艺流程，其前序步骤是PMD平坦化，后续步骤是刻蚀、清洗和金属填充。通过按顺序逐步执行，您可以观察到决定每个步骤的输出如何约束下一步骤工艺窗口的集成逻辑*（工程实践）*。
要了解接触孔形成在完整40nm背照式CMOS图像传感器工艺流程中的更广泛背景，请参考40nm背照式CMOS图像传感器工艺流程概览，该概览映射了从器件隔离到最终金属化的完整模块序列。
相关学习路径
研究接触孔形成的工程师应探索几个相邻模块，以建立完整的集成图景：
-
预金属介质模块直接馈入接触孔刻蚀，并决定接触孔必须刻蚀通过的介质形貌。理解PMD材料选择、沉积保形性和平坦化策略对于预测接触孔刻蚀均匀性至关重要。请参考PMD集成工艺流程文章以了解此背景。
-
Metal 0互连模块消耗接触孔模块的输出*（工程实践）*。接触柱塞顶部必须被平坦化并充分暴露，以便进行Metal 0着陆焊盘的图形化。Metal 0互连集成文章涵盖了这些下游要求。
-
对光学和器件物理感兴趣的工程师，可以查阅光电二极管设计和浮置扩散优化文献，以深入了解为何接触孔布局和金属接近度对传感器性能如此重要。接触密度与光学填充因子之间的权衡是背照式CMOS图像传感器设计中的一个反复出现的主题。
-
从器件物理角度来看，金属-半导体结理论和半导体能带结构基础为理解为何接触电阻随掺杂浓度、势垒高度和界面质量变化提供了理论基础。
-
新兴的晶体管架构，如全环绕栅极和纳米片结构，引入了新的接触孔形成挑战，包括悬浮的源/漏区和背面接触方案。虽然这些超出了40nm平面CMOS图像传感器的领域，但它们代表了接触孔模块复杂性演进的方向。
未来展望
40nm背照式CMOS图像传感器的接触孔形成工艺反映了一种成熟但仍在演进的集成方案。随着像素尺寸持续缩小以及堆叠式传感器架构得到更广泛采用，接触孔形成将面临更高的深宽比、更严格的间距约束以及对硅化物均匀性更苛刻的要求。向三维集成发展的趋势，即像素阵列和信号处理电路在不同晶圆上制造并键合，可能会将接触孔的形成从晶圆内界面转移到晶圆间键合界面，从而改变缺陷种类和可靠性范式。
随着器件尺寸缩小和晶格损伤容限降低，先进的预清洗技术，包括远程等离子体和选择性化学刻蚀方法，将继续取代纯物理溅射清洗。集成超越Ti/TiN的新型阻挡层金属，例如基于钴或钌的衬垫，是可能改变接触电阻格局的另一个方向。最后，在堆叠式传感器中，接触孔形成与背照技术及硅通孔技术的交叉，将要求接触孔模块能够在经过减薄和键合的衬底上工作，而这些衬底具有与传统正面临界工艺不同的机械和热约束。