40nm背面照度式CMOS图像传感器接触孔形成：工艺流程、机理与集成逻辑

在完整流程中的角色

在40nm背面照度式（BSI）CMOS图像传感器工艺流程中，接触孔形成模块是连接前段工艺（FEOL）器件制造与后段工艺（BEOL）金属化的关键桥梁。当该模块开始时，光电二极管阵列、传输门、浮置扩散节点以及外围源/漏区均已制造完毕，并在需要处完成了硅化物化处理，且被预金属介质（PMD）叠层所包覆。接触孔模块必须通过该介质层打开垂直通孔，以暴露出下方的硅或硅化物表面，然后使用阻挡层和金属层填充这些通孔，从而建立低电阻的电气通路。

该模块从上游接收的是一个经过平坦化的介质层表面，其在栅极电极、有源源/漏区和局部互连结构上的厚度各不相同。化学机械平坦化（CMP）工艺已将表面形貌部分平整，但在像素阵列和外围逻辑区域之间仍存在残余的台阶高度差。接触孔模块必须向下游交付一组电气可靠、垂直隔离的导电通路，用于连接Metal 0互连层与下方的器件端子。这些通路必须具有低接触电阻、高良率，并能在热应力和电应力下保持长期可靠性。

对于CMOS图像传感器而言，接触孔模块还承担着额外的设计约束。像素区域要求光电二极管附近的金属覆盖尽可能少，以保持光学灵敏度并降低暗电流，这影响了后硅化物集成策略和接触孔布局规则。相比之下，外围逻辑区域则需要密集的接触孔阵列以支持高速信号处理。因此，接触孔模块必须在同一晶圆上同时满足这两套截然不同的要求。

该模块输出的下游接收者是40nm背照式CMOS图像传感器Metal 0互连集成工艺流程，在此流程中，Metal 0线和通孔将在接触柱塞顶部进行图形化。接触孔形成过程中引入的任何缺陷、空洞或高阻界面都会直接传播到Metal 0的连续性和像素读出保真度中。

进入状态与序列逻辑

上游依赖关系

接触孔模块在PMD沉积和平坦化序列完成之后进入。40nm背照式CMOS图像传感器预金属介质集成工艺流程交付的介质叠层，其成分和形貌直接影响接触孔刻蚀深度的均匀性。由于PMD在有源区与栅极叠层上方的厚度不同，接触孔刻蚀必须处理非均匀的介质深度，这要求采用高选择性的刻蚀化学物质，以避免浅区域过刻蚀而深区域欠刻蚀。

上游选择的硅化物策略也制约着接触孔模块。在40nm背照式CMOS图像传感器中，像素区域通常采用后硅化物集成方案，这意味着钛硅化物（TiSiₓ）是在接触孔模块内部，通过沉积并退火钛/氮化钛（Ti/TiN）阻挡层叠层形成的。这与标准逻辑流程中硅化物化在前段工艺完成的做法不同。后硅化物方法最大限度地减少了金属与光电二极管的接近，但在接触孔形成过程中引入了额外的表面处理挑战。

详细的逐步骤拓扑序列

接触孔形成模块遵循严格的多阶段序列来打开、清洗和金属化接触通孔：

1. Metal 0栅极和源/漏接触孔开口 - 光刻（步骤112）： 光刻采用分辨率增强技术定义接触孔图形，建立关键尺寸。
2. PMD 3刻蚀（步骤113）： 各向异性等离子体刻蚀去除PMD叠层的上层氧化物。
3. PMD 2刻蚀（步骤114）： 等离子体刻蚀穿过中间介质层，保持各向异性的侧壁轮廓。
4. PMD 1刻蚀（步骤115）： 主介质刻蚀穿透下层PMD，接近接触刻蚀停止层（CESL）。
5. CESL 2刻蚀（步骤116）： 高选择性等离子体刻蚀突破上层氮化硅刻蚀停止层。
6. CESL 1刻蚀（步骤117）： 刻蚀穿透下层刻蚀停止膜，暴露下方的垫氧化层。
7. 垫氧化层刻蚀（步骤118）： 受控的氧化物刻蚀暴露接触孔底部的硅或硅化物表面。
8. Poly/Si回刻蚀（步骤119）： 轻微的表面刻蚀清洁凹陷的硅或多晶硅残留界面。
9. 灰化与剥离/清洗（步骤120）： 光刻胶在氧等离子体中灰化，随后进行湿法化学清洗以剥离有机残留物和碳氟聚合物。
10. Ti/TiN沉积（步骤121）： 保形物理气相沉积（PVD）或化学气相沉积（CVD）沉积钛粘附层和氮化钛阻挡膜。
11. W沉积（步骤122）： 化学气相沉积用大块钨填充接触通孔。
12. W CMP（步骤123）： 化学机械平坦化去除多余的钨，停止在阻挡层上。
13. TiN/Ti CMP（步骤124）： 二次CMP去除多余的阻挡金属，在介质场中隔离出独立的钨接触柱塞。

物理与化学机制

光刻图形化与光刻胶回流

在40nm节点，接触孔光刻步骤面临着基本的光学衍射极限。氟化氪（KrF）光刻产生的空间图像在特征尺寸接近分辨率边界时对比度会降低。为了在不引入高成本曝光设备的情况下扩展实际分辨率，可以采用光刻胶回流工艺（RFP）。在曝光和显影后，通过热处理将光刻胶聚合物加热至其玻璃化转变温度以上，引发粘弹性流动，从而使接触孔向内收缩。

光刻胶回流工艺背后的物理原理基于聚合物链的移动性。在玻璃化转变温度以下，聚合物链段被锁定在玻璃态，流动可以忽略。高于该温度时，链段获得热能以进行协同运动，光刻胶轮廓在表面张力作用下发生松弛。光刻胶中的可交联官能团同时发生热活化的交联反应，这稳定了聚合物网络并防止了过度变形。流动动力学与交联动力学之间的相互作用决定了最终的关键尺寸（CD）和轮廓形状。

多阶段介质与衬垫刻蚀动力学

图形化之后，通过各向异性等离子体刻蚀跨多个阶段（PMD 3、PMD 2和PMD 1刻蚀）将接触孔转移到PMD叠层中。通常使用碳氟化合物基化学物质，其中聚合性刻蚀气体在侧壁上沉积碳氟聚合物以提供轮廓控制，同时离子轰击驱动孔底部的垂直刻蚀。

当刻蚀接近下方衬底时，工艺过渡到接触刻蚀停止层（CESL 2和CESL 1刻蚀）以及垫氧化层刻蚀阶段。氮化硅CESL层相对于氧化物具有高刻蚀选择性，允许等离子体刻蚀在不同的PMD厚度上暂停，而不会打穿浅结。最后，受控的湿法或干法氧化物刻蚀清除垫氧化层，而Poly/Si回刻蚀则清洁暴露的硅表面。选择性是通过化学反应动力学而非物理自动停止来实现的，这需要精确控制时间以避免衬底点蚀。

预清洗、衬底损伤控制与表面准备

在光刻胶灰化和聚合物剥离（步骤120）之后，必须对接触孔底部暴露的硅进行处理以准备金属化。传统的氩气（Ar）等离子体溅射刻蚀可以物理去除原生氧化物，但离子轰击会在n型硅中引入晶格损伤，从而增加接触电阻。干法化学清洗（如Siconi™）提供了更温和的选择：远程等离子体产生氟化铵（NH₄F）活性物质，选择性地与SiO₂反应生成挥发性的氟硅酸盐，随后通过适度加热升华去除。

双重预清洗序列结合了物理和化学机制。氩气等离子体去除有机残留物，而随后的干法化学清洗去除原生氧化物且不造成晶格损伤。由于含氟反应优先攻击SiO₂而非硅，单晶硅晶格保持完好，从而维持了低接触电阻。

肖特基势垒物理与接触电阻

金属-硅接触电阻的基本物理原理由界面处的肖特基势垒高度决定。当金属接触硅时，功函数的差异会产生一个阻碍载流子流动的势垒。对于重掺杂硅，通过薄势垒的量子力学隧穿占主导地位，接触电阻随掺杂浓度的增加呈指数级降低。在标准的接触柱塞集成中，钨柱塞工艺被应用于氮化钛阻挡层和钛粘附层之上 [P2]。氮化钛薄膜被广泛用作钨接触柱塞和铜互连的扩散阻挡层 [P5]。

在40nm背照式CMOS图像传感器中，接触电阻尤为关键，因为像素读出电路工作在低信号电平下。源极跟随器或传输门接触处的任何额外串联电阻都会降低转换增益并增加读出噪声。在清洗后的硅上直接沉积钛并在退火后形成低势垒TiSiₓ界面，与未硅化物化的接触相比显著降低了接触电阻。

界面与失效传播

光刻到刻蚀传递

光刻所定义的接触孔关键尺寸直接决定了刻蚀后的通孔尺寸。如果光刻胶回流工艺使孔收缩过度，由此产生的窄通孔会限制金属沉积并增加电阻。如果收缩不足，相邻的接触孔可能在刻蚀后合并，造成电气短路。内凹或弓形的光刻胶轮廓会传递到介质中形成不规则通孔形状，导致钨沉积过程中产生钥匙孔空洞。

刻蚀到清洗与界面污染

介质刻蚀后，残余的碳氟聚合物会覆盖接触孔的侧壁和底部。如果在灰化与剥离/清洗（步骤120）期间未将这些残留物彻底去除，它们会充当阻挡层金属与下方硅之间的绝缘屏障。清洗不充分会导致高接触电阻或非线性肖特基行为。

相反，过于激进的预清洗可能导致关键尺寸扩大或盐层积聚。氟硅酸盐的升华必须完全完成；未升华的盐残留物会留下含氟的界面污染，阻碍后续热步骤中的硅化物反应。

清洗到阻挡层/金属化界面

预清洗使硅表面处于化学活性状态，极易发生原生氧化物再生长。清洗与Ti/TiN沉积（步骤121）之间的等待时间必须受到严格控制。残余的界面氧化物会阻止钛与硅发生均匀反应，从而产生不均匀的TiSiₓ薄膜和高接触电阻方差。

在CVD钨沉积（步骤122）期间，六氟化钨（WF₆）前驱体与下方的阻挡层发生反应。如果TiN阻挡膜存在针孔或侧壁覆盖不足，氟活性物质会穿透阻挡层并与下方的钛或硅反应，引发“火山”膨胀缺陷和结漏电流。

下游失效传播与工艺监控

接触孔模块中的失效会传播到多个下游效应中。高接触电阻会增加像素电路中源极跟随器的电阻，降低信噪比并损害图像质量。未填充的接触通孔或钨钥匙孔空洞在持续电流应力下易发生电迁移失效。

作为工艺监控的一部分，接触电阻通常在长接触链中进行测量 [T1]。这些测试结构由串联连接在不同形貌上的数百或数千个接触孔组成，允许进行在线电气测试，以检测接触孔未开全缺陷、高界面电阻以及批次间的工艺漂移。

实际模块引导

要探索40nm背照式CMOS图像传感器接触孔形成工艺流程的逐步骤序列，您可以在交互式流程中打开接触孔步骤112。该交互式模块按顺序逐步演示每个工艺步骤，展示构成接触孔形成序列的进入条件、处理操作和交付成果。

交互式流程说明了Metal 0栅极和源/漏接触孔开口 - 光刻步骤如何融入更广泛的接触孔模块工艺流程，其前序步骤是PMD平坦化，后续步骤是多阶段介质刻蚀、清洗和金属化步骤。通过按顺序逐步执行，您可以观察到决定每个步骤的输出如何约束下一步骤工艺窗口的集成逻辑。

要了解接触孔形成在完整40nm背照式CMOS图像传感器工艺流程中的更广泛背景，请参考40nm背照式CMOS图像传感器工艺流程概览，该概览映射了从器件隔离到最终金属化的完整模块序列。

相关学习路径

研究接触孔形成的工程师应探索几个相邻模块，以建立完整的集成图景：

• 预金属介质模块直接馈入接触孔刻蚀，并决定接触孔必须刻蚀通过的介质形貌。理解PMD材料选择、沉积保形性和平坦化策略对于预测接触孔刻蚀均匀性至关重要。请参考PMD集成工艺流程文章以了解此背景。

• Metal 0互连模块消耗接触孔模块的输出。接触柱塞顶部必须被平坦化并充分暴露，以便进行Metal 0着陆焊盘的图形化。Metal 0互连集成文章涵盖了这些下游要求。

• 对于对器件物理感兴趣的工程师，金属-半导体结理论为理解为何接触电阻随掺杂浓度、势垒高度和界面清洁度变化提供了理论基础。

未来展望

40nm背照式CMOS图像传感器的接触孔形成工艺反映了一种成熟且高度优化了的集成方案。随着先进图像传感器中像素间距的持续缩小，接触孔形成面临着日益增加的深宽比、更紧的套刻裕度以及更苛刻的接触电阻要求。向三维晶圆堆叠发展的趋势——即像素阵列和逻辑电路在不同晶圆上制造并通混合键合连接——正在将高密度互连需求转移到直接铜对铜界面上，重新定义了传统的接触孔模块架构。