在完整流程中的角色
在40nm背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器制造流程中，金属零层（MET0）互连模块占据关键位置：它是连接器件级接触结构到上层路由网络的第一金属化层。上游，MET0接收已完成前段工艺（FEOL）器件制造——包括光电二极管、传输栅极和外围晶体管——且接触孔已填充并通过化学机械抛光（CMP）平坦化的晶圆。接触插塞通常为钨（W），提供从硅化源/漏区到MET0焊盘的垂直电通路。
下游，MET0必须提供一个平坦、低缺陷、低电阻的互连表面，以便后续金属层——例如40nm BSI CMOS图像传感器金属一层互连集成流程——能够可靠地在之上构建。在BSI架构中，整个正面金属堆叠是在晶圆翻转、键合和背面减薄之前制造的。这意味着在MET0引入的任何污染、颗粒或平坦度缺陷，在BSI转换后都将被永久封存在光电二极管层之下，因此在此阶段进行缺陷预防至关重要。
MET0模块也作为一个关键节点，在此处必须严格应用后CMP清洗集成原则。残留的浆料颗粒、抛光垫上的金属离子以及CMP浆料中的化学残留物，如果未能有效去除，都会扩散到后续的介质层和金属层中*（工程实践）*。在先进图像传感器中，暗电流和白像素缺陷对痕量金属污染极其敏感，MET0表面的清洁度直接影响最终图像质量。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
Post CMP Cleaning
在 40nm BSI CMOS Image Sensor 中，“40nm BSI CMOS Image Sensor metal-zero interconnect integration process flow”对应 MET0 模块的第 125 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
输入状态和流程逻辑
上游依赖关系
MET0模块在接触模块已沉积并平坦化钨插塞（或等效接触金属）进入预刻蚀的介质堆叠后开始。40nm BSI CMOS图像传感器接触形成流程提供一个接触插塞与周围层间介质（ILD）齐平或微凹、且每个接触底部的硅化物界面已形成的表面——通常在硅化物后集成方案中使用钛硅化物（TiSiₓ）形成。该硅化物接触的质量本身依赖于在阻挡金属沉积之前进行的预清洗流程，其中物理和化学干法清洗的结合可以去除原生氧化物和有机残留物，而不会损伤下面的硅晶格。
在MET0沟槽图案化开始之前，输入晶圆必须满足几个条件：
- ILD表面必须足够平坦，以支持在40nm节点缩放尺寸下均匀的光刻胶涂覆和光刻图案化*（工程实践）*。
- 接触插塞顶部必须无氧化和污染，因为任何界面阻挡层都会增加接触电阻，并作为限产缺陷扩散到MET0路由中。
- 来自上游工艺——包括来自3D堆叠变体中硅通孔（TSV）结构的铜（Cu）扩散——的残留金属污染必须得到控制，因为这些杂质会在硅带隙中形成深能级陷阱，从而降低光电二极管漏电特性。
流程排序依据
MET0模块采用大马士革架构：ILD沉积、沟槽刻蚀、金属衬垫沉积、金属填充和CMP平坦化。在更广泛的40nm BSI CMOS图像传感器流程中，MET0相对于其他模块的排序受到所有正面金属化必须在背面工艺开始之前完成这一事实的约束。MET0工艺的热预算也必须与接触模块工艺期间已形成的硅化物相兼容，因为过度的热暴露会降低TiSiₓ相的完整性并增加接触电阻。
物理和化学机制
大马士革沟槽形成与金属填充
MET0模块采用大马士革工艺：将沟槽刻蚀到ILD中，保形沉积扩散阻挡衬垫（通常是氮化钛，TiN），然后沉积金属导体——通常是铝铜合金或钨，具体取决于集成方案——以填充沟槽。控制填充质量的物理机制是衬垫的保形性和金属沉积工艺的台阶覆盖率。在窄沟槽几何结构中，较差的保形性会导致缝隙空洞或钥匙孔缺陷，从而增加线电阻并在电迁移应力下产生可靠性风险*（工程实践）*。
阻挡衬垫具有双重作用：防止金属原子扩散到周围的电介质中（否则会导致漏电或短路），并提供金属导体与ILD之间的附着力。在图像传感器制造中，该阻挡层的有效性尤为重要，因为像素区域中的金属污染与暗电流劣化和白像素缺陷直接相关。
CMP平坦化物理机制
金属填充后，CMP去除多余的覆盖层金属和衬垫材料，仅在沟槽内留下金属*（工程实践）。CMP工艺依赖于抛光垫、浆料研磨颗粒和晶圆表面之间的机械和化学协同作用。浆料通过氧化作用化学软化金属表面，而研磨颗粒则机械去除软化层（工程实践）*。金属与电介质去除速率之间的选择性决定了发生的金属凹陷或碟形凹陷的程度——这对于保持整个晶圆的平坦度至关重要。
CMP抛光垫动力学的物理机制也引入了空间不均匀性：抛光垫在结构边缘与开阔区域处的贴合方式不同，导致与图形相关的侵蚀*（工程实践）*。这种效应在密集像素阵列区域与稀疏外围电路区域之间的边界处尤其相关，因为此处结构密度急剧变化。
后CMP清洗化学机制
后CMP清洗步骤受需要去除三类残留物的需求支配：（1）物理吸附在晶圆表面的浆料研磨颗粒（通常是二氧化硅或氧化铝），（2）来自已抛光金属和浆料化学品的金属离子，以及（3）来自抛光垫和浆料添加剂的有机残留物。清洗机制结合了金属污染物的化学溶解——其中氧化剂将表面金属残留物转化为可溶性离子物种——以及通过兆声波搅拌或刷洗物理去除颗粒污染。
在先进图像传感器工艺中，后CMP清洗还必须避免损伤暴露的ILD表面或新露出的MET0金属表面。过于激进的化学刻蚀会使电介质粗糙化，为后续工艺中颗粒的捕获创造位点，而清洗不足则留下作为可移动离子污染源的金属残留物。清洗流程还必须解决当不同金属（阻挡衬垫和导体金属）同时暴露时产生的电偶效应，因为电偶腐蚀可能优先攻击一种材料并产生点蚀缺陷*（工程实践）*。
界面与失效传播
MET0到接触界面
MET0焊盘与下方接触插塞之间的界面是主要的失效传播路径*（工程实践）*。如果在MET0金属沉积之前接触插塞表面被氧化或污染，由此产生的界面电阻会增加，这在最终图像传感器中表现为更高的像素读出电阻和更差的信噪比。在MET0衬垫沉积之前进行的预清洗直接决定了该界面的质量。在基于TiSiₓ的接触方案中，硅化物表面对氧化高度敏感——在接触CMP和MET0沉积步骤之间生长的原生氧化物会形成一个电阻阻挡层，该阻挡层难以在线检测，但会严重影响器件良率。
MET0到ILD界面
MET0到ILD界面的附着力和完整性影响电迁移可靠性和后续电介质沉积质量。如果后CMP清洗在界面处留下有机残留物，用于下一金属层的后续ILD沉积可能会表现出较差的附着力，导致在热循环或应力迁移过程中分层。相反，如果后CMP清洗过于激进并使ILD表面粗糙化，由此产生的形貌会传播到后续光刻步骤中，减少聚焦深度余量，并可能导致MET1沟槽中的图案化缺陷。
污染传播进入像素区域
在BSI图像传感器中，MET0工艺过程中引入的金属污染具有独特的传播路径。正面金属化完成后，晶圆被翻转并键合到支撑晶圆上，背面衬底被减薄以允许光从背面到达光电二极管。在此减薄过程中——通常涉及机械研磨和选择性湿法刻蚀——通常会捕获体衬底中金属杂质的吸杂阱被移除。这意味着在MET0工艺过程中引入且未适当清洁的金属污染，可以在后续热步骤中扩散到像素有源区，并在那里在硅带隙中形成深能级能态。
此类污染的后果包括增加的光电二极管结漏电流、升高的暗电流和白像素缺陷——所有这些都直接降低图像传感器性能。该机制根植于产生-复合中心的物理学：诸如Cu、Fe和W之类的金属杂质在带隙深处引入陷阱能态，这些能态作为肖克利-里德-霍尔复合中心，在反向偏压条件下增加漏电流。传统的本征吸杂，依赖于体硅中的氧沉淀物，在背面减薄移除吸杂区域后变得无效。邻近吸杂方法，例如碳氢分子离子注入，已被开发出来以弥补这一差距，通过创建更接近器件有源区且能经受住减薄过程的稳定吸杂阱。
平坦度与下游光刻
MET0平坦度直接影响MET1光刻的工艺窗口*（工程实践）*。MET0层级的金属凹陷或电介质侵蚀会产生形貌，从而减少用于图案化MET1沟槽的聚焦深度。在密集像素阵列区域，MET0布线紧密排列，CMP侵蚀比在稀疏外围区域更严重，从而产生跨芯片平坦度梯度，必须通过CMP工艺优化来补偿。如果不加控制，该梯度会作为系统性的图案化偏差传播到MET1和更高金属层，最终影响布线电阻均匀性和信号完整性。
体验真实模块
要追踪40nm BSI CMOS图像传感器工艺中MET0模块的确切实步骤序列，读者可以在交互式流程中打开MET0步骤125。此交互式资源提供了MET0如何在完整制造流程中适配的模块级背景信息，显示了其相对于接触形成、ILD沉积和后续金属层的精确排序。
MET0模块工艺流程遵循逻辑顺序：在平坦化的接触表面上进行ILD沉积、MET0沟槽图形化和刻蚀、阻挡衬垫沉积、金属导体沉积、CMP平坦化和后CMP清洗。每一步的集成逻辑都由下游需求驱动，这些需求既来自紧邻的下一层（MET1），也来自最终的BSI转换工艺。特别是后CMP清洗，代表了在晶圆进入更高金属层沉积序列之前去除金属和颗粒污染的最后机会，因此是一个关键的质量关口*（工程实践）*。
在MET0中，后CMP清洗的集成原则强调选择性：清洗化学剂必须溶解金属残留物，而不攻击MET0导体或暴露的ILD，并且物理清洗力必须去除颗粒而不刮伤平坦化的表面。化学侵蚀性与表面保护之间的平衡是MET0后CMP清洗集成的核心权衡*（工程实践）*。
界面与失效传播：BSI特有的考量
背面深沟槽隔离对准
在BSI图像传感器中，背面深沟槽隔离（BDTI）结构是在减薄后从晶圆背面形成的。这些结构必须与正面浅槽隔离（STI）垂直对准，以提供像素到像素的连续隔离。正面金属堆叠（包括MET0）必须充分平坦化，以便后续的键合和减薄工艺不会引入导致BDTI结构相对于正面像素布局发生失配的应力诱导变形。因此，MET0平坦度间接影响最终BSI器件中的像素隔离完整性。
热预算兼容性
与MET0工艺相关的热步骤——包括ILD沉积、金属退火和CMP相关的热暴露——必须与光电二极管和浮动扩散区中设计的掺杂分布兼容。在先进图像传感器中，光电二极管表面采用陡峭掺杂的p+层，以产生用于紫外载流子收集的漂移电场并钝化界面态。MET0工艺过程中过多的热预算会加宽该掺杂分布，削弱表面漂移场并降低紫外光谱响应。因此，必须严格控制热预算，以保留在FEOL阶段设计的掺杂剂分布*（工程实践）*。
相关学习路径
对于寻求建立对40nm BSI CMOS图像传感器制造流程完整理解的工程师，几个相邻主题提供了补充知识：
- 总体的40nm BSI CMOS图像传感器流程文章提供了完整传感器制造序列的模块级架构和集成逻辑。
- 40nm BSI CMOS图像传感器接触形成流程文章详细介绍了直接为MET0提供输入的上游模块，包括硅化物形成和接触预清洗策略。
- 40nm BSI CMOS图像传感器金属一层互连集成流程文章涵盖了紧邻的下游模块，其中MET0平坦度和清洁度直接影响MET1良率。
这些文章共同构成了一条学习路径，从器件级接触形成一直到前两个互连层，提供了理解每个模块的工艺选择如何相互约束和促进所需的集成背景。
未来展望
随着CMOS图像传感器像素持续缩放以及3D堆叠架构成为主流，MET0模块面临着几个新兴挑战*（工程实践）*。向用于3D-CIS集成的Cu-Cu混合键合过渡引入了新的污染途径，因为来自TSV结构的Cu可以在低温键合步骤中扩散到像素有源区。这推动了对背面减薄后仍能发挥功能的更有效邻近吸杂解决方案的需求。
此外，堆叠式光电二极管和逻辑晶圆的趋势对正面金属堆叠提出了日益严格的平坦度要求，因为键合质量取决于纳米尺度的表面形貌。后CMP清洗技术正在向干法化学清洗方法发展——例如远程等离子体基选择性刻蚀——这些方法可以在没有传统湿法清洗的电偶和粗糙化风险的情况下去除金属和氧化物残留物。这些方法最初为接触模块中的硅化物预清洗而开发，现在正在被应用于金属互连模块的后CMP应用，代表了跨BEOL工艺流程的清洗技术融合。
将机器学习基的CMP工艺控制集成也提供了一种可能性，可以预测和补偿MET0的与图形相关的侵蚀，从而可能在不牺牲产能的情况下实现更严格的平坦度规格。随着40nm BSI CMOS图像传感器节点的成熟以及后续代次将像素尺寸推向更小，MET0集成的原则——特别是金属化质量、污染控制和平坦度之间的平衡——对于实现高良率、高性能的图像传感器制造仍将是基础。