40nm 背照式CMOS图像传感器零层金属互连集成：工艺流程、机理及集成逻辑

在完整流程中的角色

在40nm背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器制造流程中，金属零层（MET0）互连模块占据关键位置：它是连接器件级接触结构到上层路由网络的第一金属化层。上游，MET0接收已完成前段工艺（FEOL）器件制造——包括光电二极管、传输栅极和外围晶体管——且接触孔已填充并通过化学机械抛光（CMP）平坦化的晶圆。通常由二氧化硅组成的高电阻率介质层将有源区与第一级全局互连线分隔开，并且通过该介质层中的开口在互连线与硅中的有源区之间建立电气接触 [T1]。接触插塞通常为钨（W），提供从硅化源/漏区到MET0焊盘的垂直电通路。

下游，MET0必须提供一个低缺陷、低电阻的互连图案，以便后续金属层——例如40nm BSI CMOS图像传感器金属一层互连集成流程——能够可靠地在之上构建。在BSI架构中，从衬底背面照亮光电二极管阵列可以避免正面金属堆叠的遮光，这需要对衬底进行减薄以便光线能够到达有源耗尽区 [T2]。这意味着在MET0引入的任何污染、颗粒或图形缺陷，在BSI转换后都将被永久封存在光电二极管层之下，因此在此阶段进行缺陷预防至关重要。

晶圆的CMP后清洗已成为成功CMP集成流程中的关键步骤 [P2]。在MET0模块的入口处，清洗抛光后的接触表面可在沉积覆盖金属层之前去除残留的浆料颗粒、金属离子和有机残留物。在先进图像传感器中，暗电流和白像素缺陷对痕量金属污染极其敏感，MET0下方界面的清洁度直接影响最终图像质量。

输入状态和流程逻辑

上游依赖关系

MET0模块紧接在接触模块将钨插塞抛光至与周围层间介质（ILD）齐平之后开始。40nm BSI CMOS图像传感器接触形成流程提供一个平坦表面，其中接触插塞落在硅化硅有源区上——通常是钛硅化物或镍硅化物。该接触界面的质量取决于W插塞沉积前的预清洗和阻挡层完整性。

在MET0薄膜沉积和图案化开始之前，输入晶圆必须满足几个严格的集成条件：

• 抛光后的接触表面必须彻底清除浆料纳米颗粒和化学残留物，以防止界面高电阻或MET0金属堆叠剥落。
• 接触插塞顶部必须无严重氧化或有机沾污，以确保W插塞与MET0 W层之间具有低接触电阻。
• 必须控制来自上游工艺的残留金属污染，因为未被吸杂的可移动杂质会扩散到光电二极管有源区中，在硅带隙内引入深能级，从而诱发肖克利-里德-霍尔产生-复合中心。

流程排序依据

与上层双大马士革铜互连层不同，在此40nm BSI CIS架构中，MET0采用减材金属化方案：在粘附/阻挡衬垫上进行毯式钨沉积、光刻图案化、等离子干法刻蚀以及光刻胶剥离/清洗。在更广泛的40nm BSI CMOS图像传感器流程中，将MET0作为减材钨层完成具有关键的热和机械优势。钨在后续介质沉积期间提供卓越的热稳定性，并在正背面热循环下抵抗应力迁移。

物理和化学机制

接触表面后CMP清洗机制

步骤125处的初始后CMP清洗可从接触表面去除三种主要污染物类型：浆料研磨颗粒（通常是二氧化硅或氧化铝）、来自抛光化学品和抛光垫磨损的金属离子以及有机残留薄膜。化学溶解将表面金属残留物转化为可溶性螯合复合物，而物理力（例如兆声波空化或PVA刷洗）则克服静电和范德华附着力，在不刮伤介质的情况下去除亚微米颗粒。

在此阶段选择性化学至关重要。清洗液必须去除浆料颗粒和痕量金属，同时保持底层ILD表面粗糙度并防止暴露的W接触插塞发生电偶腐蚀或凹陷。

减材钨沉积与薄膜附着力

在后CMP清洗之后，沉积一层薄的粘附和扩散阻挡衬垫（例如Ti/TiN或TiN），随后化学气相沉积（CVD）毯式钨。衬垫具有双重作用：防止钨氟化物（CVD期间使用）与底层介质发生反应，同时促进与ILD氧化物和暴露的W插塞表面的强机械附着力。CVD W沉积依赖于使用氢气（H2）或甲硅烷（SiH4）前体化学还原六氟化钨（WF6），从而在晶圆上产生致密、低应力的金属薄膜。

减材等离子体刻蚀与各向异性陡直度控制

经过光刻前清洗和MET0图案的光刻曝光后，反应离子刻蚀（RIE）将光刻胶图案减材转移到钨和阻挡层堆叠中。基于氟或氯的等离子体化学（例如SF6/Cl2/N2）与钨反应生成挥发性卤化物（WF6, WCl6），并从反应室中抽走。钝化侧壁物种保持各向异性垂直陡直度，防止狭窄MET0侧向各向同性钻刻。

等离子体刻蚀必须对底层ILD介质表现出高选择性。对介质的无控过刻蚀会在线边缘沿线形成严重的微沟槽，产生形貌陷阱，从而降低后续介质沉积的覆盖一致性。

光刻胶去胶与刻蚀后残留物去除化学

一旦W等离子体刻蚀定义了MET0互连线，就必须剥离剩余的光刻胶掩模和卤化等离子体聚合物残留物。基于氧的等离子体去胶将有机光刻胶氧化为挥发性CO2和H2O。随后的湿法化学清洗溶解无机金属-卤化物侧壁聚合物，而不会腐蚀精细的钨金属线或刻蚀底层的接触ILD。

界面与失效传播

MET0到接触界面

MET0焊盘与下方接触插塞之间的界面代表了一个主要电学失效节点。如果在步骤125清洗后W接触插塞顶部仍残留有机残留物或氧化物薄膜，界面接触电阻将大幅增加。在图像传感器读出电路中，接触电阻升高中会增加热噪声和RC延迟，从而降低像素信噪比（SNR）和帧读出速度。

MET0到ILD界面与附着力

减材MET0线直接坐落在平坦化的接触ILD表面上。较差的清洗质量或不充分的阻挡衬垫附着力可能导致后续热处理期间发生线路剥落或微观分层。此外，如果等离子体过刻蚀使MET0线相邻的ILD表面粗糙化，局部电场集中会增加相邻互连轨道之间的介质漏电流。

污染传播进入像素区域

在BSI CMOS图像传感器中，正面金属化层是在晶圆键合和背面衬底减薄之前制造的。在背面机械研磨和化学刻蚀期间，体硅吸杂位点（例如氧沉淀）被物理移除。因此，在MET0层级未清理干净的任何痕量金属污染物（例如Cu、Fe或Ni）都会在后续热步骤中热扩散到光电二极管有源区中。这些深能级杂质会在带隙中引入能态，从而增加整个像素阵列中的暗电流和白像素缺陷数。

线路形貌与下游光刻

MET0 通过减材刻蚀形成，因此留下需要后续介质沉积适应的起伏地形。在本流程中，额外的 PMD 沉积以及另一轮接触开口和金属化序列，位于 MET0 与 M1 图形化之间。名为 ILD1 的模块发生在 M1 之后，不能插入 MET0 与 M1 之间，也不能描述成紧接 MET0 的既定 CMP 操作。介质覆盖和界面质量仍然重要，因为缝隙、空洞或残留物可能损害后续绝缘及连接。

体验真实模块

要检查40nm BSI CMOS图像传感器制造流程中MET0模块的确切步骤序列，读者可以在交互式流程中打开MET0步骤125。此交互式流程展示了后CMP清洗如何过渡到钨沉积、光刻、干法刻蚀和刻蚀后残留物去除。

减材MET0模块遵循连贯的集成逻辑：接触CMP表面准备（步骤125）确保低接触电阻；毯式钨沉积（步骤126）构建导体层；光刻前清洗（步骤127）和光刻（步骤128）定义线路特征；反应等离子体刻蚀（步骤129）隔离金属轨道；而光刻胶去胶/清洗（步骤130）为后续 PMD 介质沉积及接触模块处理准备表面。

BSI特有的集成考量

背面深沟槽隔离对准

在BSI图像传感器中，背面深沟槽隔离（BDTI）沟槽是从减薄的硅背面刻蚀的，以隔离单个像素光电二极管。BDTI结构必须与正面浅槽隔离（STI）图案精确对准。由密集MET0钨金属图案引起的局部应力或晶圆弯曲可能在晶圆键合和减薄期间引入变形，间接降低BDTI光刻重叠精度。

热预算兼容性

MET0模块的热预算——包括CVD W沉积温度和刻蚀后清洗烘烤——必须受到限制，以保护底层的硅化接触结构和FEOL掺杂分布。过度的热暴露会触发硅化接触中的相变，从而大幅增加接触电阻。限制MET0热预算可保护像素钉扎层掺杂剂并防止暗电流劣化。

相关学习路径

探索BSI CMOS图像传感器制造的工程师可以通过以下关联主题建立全面的理解：

• 总体的40nm BSI CMOS图像传感器流程为完整图像传感器工艺提供了模块级背景。
• 40nm BSI CMOS图像传感器接触形成流程详细介绍了直接位于MET0之前的接触CMP和硅化物步骤。
• 40nm BSI CMOS图像传感器金属一层互连集成流程涵盖了紧邻的下游铜大马士革互连模块。

未来展望

随着图像传感器像素间距缩小，MET0集成在线间距缩放、寄生电容降低和缺陷控制方面面临更高的挑战。正在引入先进的清洗化学品和干法等离子体清洗工艺，以在不刻蚀精致介质表面的情况下将界面残留物减至最少。同时，改进的等离子体刻蚀监控技术有助于控制陡直度角度并最大程度减少介质凹陷，确保先进BSI CIS器件的高缝隙填充能力和高良率。