引言
未掺杂硅玻璃（USG）是现代半导体制造中最基础的薄膜介电材料之一 。其本质是一种高纯度非晶二氧化硅（SiO₂）薄膜，在沉积过程中不刻意引入硼或磷等掺杂剂 [T1, A1]。与硼磷硅玻璃（BPSG）或磷硅玻璃（PSG）等通过人为引入杂质以降低热回流温度或吸除移动离子污染物的掺杂玻璃相比，USG 保持了化学纯度和结构坚固性 。这种根本性的材料纯度使 USG 成为各种前段工艺（FEOL）和后段工艺（BEOL）中不可或缺的组成部分 （工程实践）。
在历史上，USG 在电绝缘、钝化和应力工程方面发挥了关键作用 （工程实践）。在前段工艺集成中，它被广泛用于形成浅沟槽隔离（STI）结构，以实现硅衬底上相邻有源器件的电气隔离 。在后段工艺金属化中，USG 充当关键的钝化层 、防止水分和杂质侵入的扩散阻挡层 ，以及在密集平坦化步骤中的机械支撑层 。随着器件架构从平面逻辑元件向复杂的立体几何结构演变，理解 USG 的物理、机械和化学特性对于维持高芯片良率和器件可靠性变得至关重要 [P1, T3]。
物理与机制
未掺杂硅玻璃（USG）的独特性能直接源于其微观化学结构和键合物理学 。与热氧化二氧化硅一样，USG 由连续的无规硅氧（Si-O）四面体网络组成，其中每个硅原子以非周期性的非晶排列与四个氧原子共价键合 [T1, T2]。由于缺乏磷或硼等特意添加的掺杂物种，USG 网络不会受到三价或五价原子取代四价硅时所产生的网络破坏效应的影响 。因此，与掺杂玻璃相比，USG 具有更高的密度和更坚固、更连续的共价键网络 （工程实践）。
这种连续的网络直接转化为优越的机械性能 （工程实践）。根据使用连续刚度测量（CSM）进行的纳米压痕表征，USG 的弹性模量约为 79.06 至 80.66 GPa，硬度范围为 5.65 至 7.52 GPa 。这远高于有机硅玻璃（OSG）或掺碳氧化物（SiOCH）低 k 介电材料，由于有意引入了有机甲基和孔隙率，后者的弹性模量通常在 2 至 14 GPa 之间，硬度在 0.5 至 7 GPa 之间 [P1, P2]。USG 的高网络密度也决定了其介电常数（k 值），约为 4.1 。虽然该介电常数高于氟化硅玻璃（FSG, k ≈ 3.7）或多孔 SiOCH（k ≈ 2.9），但 USG 的机械完整性使其在化学机械平坦化（CMP）或先进封装热循环过程中，不易发生机械开裂、界面分层和弹塑性变形 [P1, P2]。
USG 沉积的物理机制涉及气相化学反应以及随后的表面吸附和扩散 （工程实践）。当通过等离子体增强化学气相沉积（PECVD）或常压化学气相沉积（APCVD）进行沉积时，前驱体分子会发生分解形成活性自由基 [P2, T1]。例如，当使用正硅酸乙酯（TEOS）与臭氧（O₃）时，反应主要由中间产物硅烷醇物种的表面吸附驱动，这些物种沿着衬底表面扩散以寻找低能级位置，从而形成高度一致的薄膜覆盖 。然而，由于这些反应是在较高温热氧化相比相对较低的热预算下进行的，USG 薄膜在其非晶网络内不可避免地保留了一定程度的亚化学计量物种、硅烷醇（Si-OH）键和吸附的水分 。
工艺原理
USG 的最终材料性能对制造过程中选择的沉积参数和化学路径高度敏感 （工程实践）。USG 可以通过多种化学气相沉积（CVD）技术进行沉积，包括低压化学气相沉积（LPCVD）、APCVD 和 PECVD，每种技术都使用不同的前驱体化学和激发机制 。
用于 USG 的两种最常见的化学前驱体系统是硅烷（SiH₄）和正硅酸乙酯（TEOS） 。
前驱体化学比较
- 基于硅烷的沉积：在基于硅烷的 CVD 中，硅烷在相对较低的温度下与氧气（O₂）或氧化亚氮（N₂O）反应 。该反应在气相中迅速进行，由于活性自由基的质量传输受限沉积速率较高，有时会导致在高深宽比（HAR）特征上的台阶覆盖能力较差 （工程实践）。
- 基于 TEOS 的沉积：基于 TEOS 的 CVD（特别是当在中等热预算下与臭氧（O₃）结合时）依赖于表面反应受限机制 。吸附的 TEOS 碎片具有较高的表面迁移率，这使它们在反应前能够深入狭窄沟槽，提供优异的台阶覆盖和保形性 。然而，TEOS/O₃ 反应的一个主要权衡是，如果工艺参数没有精确平衡，所产生的 USG 薄膜可能会有高度孔隙，且容易吸收水分 。
方向性参数相互作用
以下几个关键因素对沉积 USG 薄膜的质量、密度和应力产生方向性影响：
- 温度：提高沉积或沉积后退火温度可加速薄膜致密化，驱除残留的硅烷醇基团和水分，使介电常数降回其 4.1 的理想值，并降低在氢氟酸溶液中的湿法刻蚀速率 。
- 射频（RF）功率（在 PECVD 中）：提高射频（RF）功率可增加薄膜生长过程中的离子轰击，从而在物理上压实沉积层，增加 USG 薄膜的密度和压应力，同时降低其对水分吸收的敏感性 。
- 前驱体比例：在 TEOS/O₃ 工艺中，增加臭氧与 TEOS 的比例通常会增强薄膜的氧化态和化学纯度，但过多的臭氧有时会加速气相成核，导致颗粒污染并降低台阶覆盖能力 （工程实践）。
挑战与失效模式
尽管 USG 具有坚固性，但在先进半导体节点中集成 USG 仍面临严峻的物理挑战和潜在失效模式 。最普遍的失效机制之一是吸湿及随后的化学降解 。由于在较低热预算下（如 TEOS/O₃ 或低温 PECVD）沉积的 USG 薄膜可能存在一定的孔隙，它们容易吸收环境中的水蒸气 。这些吸收的水分与二氧化硅网络反应形成硅烷醇（Si-OH）基团，严重削弱薄膜的介电性能，增加其漏电流和介电常数 。此外，在随后的热处理步骤（如快速热退火）中，这些俘获的水分可能会发生脱附，产生高除气压力，导致薄膜起泡、开裂或与相邻金属或阻挡层发生界面分层 [P1, T1]。
另一个关键的失效模式涉及机械应力积累和开裂 [P1, P3]。硅衬底、铜互连和 USG 介电层之间的热膨胀系数失配在热循环过程中会产生巨大的内应力 [P1, P3]。USG 在沉积在硅上时通常表现为压应力，但过大的厚度或极端的热预算会将这种应力驱动到临界极限，导致晶圆翘曲和薄膜剥离 。在先进封装中，当厚 USG 层与铜硅通孔（TSV）或混合键合焊盘一起使用时，应力失配会导致裂纹沿 USG 与相邻低 k 或金属阻挡层之间的薄弱界面扩展 [P1, A1]。
此外，USG 薄膜在 CMP 过程中容易受到图案相关缺陷的影响 （工程实践）。在同时集成密集有源区和填充有 USG 的宽隔离沟槽的结构中，抛光速率的差异会导致介电材料的局部“碟形化”和“腐蚀”，从而影响最终的平坦化质量 。最后，在通过 USG 进行高深宽比接触孔的干法刻蚀过程中，薄膜密度的变化会导致微沟槽、刻蚀停止问题或“反应离子刻蚀（RIE）滞后”效应，即由于活性氟物种的传输限制，窄特征的刻蚀速率明显慢于宽特征 。
技术节点演进
随着工业界从 28nm 平面工艺的平面晶体管扩展到 14nm FinFET 和 7nm FinFET 节点的立体架构，并进一步向全环绕栅极（GAA）纳米片迈进，USG 的作用和集成方式发生了巨大的变化 。
28nm 平面节点
在 28nm 平面工艺中，USG 被大量用作浅沟槽隔离（STI）的本体介电材料以隔离有源区域 ，并作为主要的层间介电（ILD）或预金属介电（PMD）缓冲层 。在后段工艺（BEOL）堆叠中，工业界已开始从 USG（k ≈ 4.1）和 FSG（k ≈ 3.7）转向低 k 介电材料（如掺碳氧化物，SiOCH, k ≈ 2.9），以降低阻容（RC）延迟和串扰噪声 [P2, T3]。然而，USG 仍被广泛保留作为厚且结构坚固的钝化覆盖层，以及在铜双大马士革图案化过程中保护脆弱低 k 材料的硬掩模 [P1, P2]。
14nm FinFET 节点
随着向 14nm FinFET 架构的过渡，硅鳍片的物理深宽比急剧增加 。基于 TEOS 的标准 USG 沉积难以在相邻鳍片之间极窄的高深宽比间隙中进行填充，且容易留下针孔空洞 （工程实践）。为了克服这一局限，工艺工程师集成了先进的可流动化学气相沉积（FCVD）技术，将液态含硅前驱体沉积并随后在低温下氧化，从而在鳍片结构内形成无缝、无空洞的 USG 薄膜 。此外，高 k 金属栅极（HKMG）结构的集成要求 USG 在替代金属栅极（RMG）工艺中充当超纯牺牲层 （工程实践）。
7nm FinFET 节点及后续
在 7nm FinFET 节点及以下，金属间距的极端缩减使得引入极紫外（EUV）光刻和高度先进的自对准图案化方案成为必要 。在这些节点中，USG 的机械和化学均匀性变得愈发关键 。尽管超低 k（ULK）多孔材料在后段工艺互连层中占据主导地位以对抗 RC 延迟 ，但 USG 被战略性地用作超薄封装衬垫 。这些薄的 USG“防潮”或“缓冲”衬垫保护高度脆弱的多孔 ULK 薄膜免受湿法剥离剂的化学侵蚀，并防止水分向铜界面的外扩散，直接缓解了器件可靠性的退化 [P1, T1]。此外，在 3D 先进封装和硅通孔（TSV）结构中，USG 通常作为双锥度钝化衬垫集成，以将铜 TSV 与周围的有源硅衬底隔离 。
相关工艺
USG 的实施与半导体流程中的几个相邻工艺模块紧密相连：
- 化学机械平坦化（CMP）：由于与低 k 材料相比，USG 具有极高的刚性和机械稳定性，因此它常作为出色的结构性“停止”层或封盖层 。在铜双大马士革工艺中，一层薄的 USG 盖层可防止脆弱的低 k 介电材料在 CMP 设备的强下压力下塌陷或分层 。
- 干法刻蚀：USG 的图案化依赖于基于氟的干法刻蚀化学（如 CF₄、CHF₃ 或 C₄F₈） 。与容易在暴露于含氧或富氟灰化等离子体时产生微沟槽、严重侧壁粗糙度和化学改性（等离子体损伤）的多孔低 k 薄膜相比，USG 表现出高度可控且可预测的刻蚀速率 。
- 湿法清洗和刻蚀：USG 经常使用稀氢氟酸（DHF）进行刻蚀或清洗 （工程实践）。由于其在 DHF 中的刻蚀速率高度依赖于其密度和热历史，DHF 湿法刻蚀通常被用作评估沉积 USG 薄膜质量和致密化水平的计量方法 。
- 原子层沉积（ALD）：对于需要原子级厚度控制的先进节点，原子层沉积（ALD）用于沉积超薄的保形二氧化硅薄膜，作为 PECVD 或 FCVD 进行本体 USG 沉积之前的起始表面或阻挡衬垫 。
未来展望
随着半导体工业向 3D 逻辑集成（如互补型 FET，即 CFET）和高密度存内计算架构发展，未掺杂硅玻璃继续寻找新的应用场景 。对异构集成和 3D 芯片堆叠的需求重新激发了对高质量 USG 的需求 。在混合键合（如铜对铜直接键合）中，USG 作为主要的无机介电表面，在金属与金属退火发生之前，经历低温亲水融合键合以连接不同的晶圆 （工程实践）。这要求 USG 表面具有亚纳米级的粗糙度、极低的缺陷率，并精确控制残留氢和硅烷醇的浓度，以防止在最终热循环期间产生空洞 （工程实践）。
此外，在硅光子学和柔性光电子领域，USG 正被研究用作引导光的包层材料，或作为共集成半导体纤维的机械保护护套 。利用纯非晶二氧化硅的机械可靠性和光学透明性，下一代器件可以实现更高的物理灵活性和光学耦合效率 。因此，尽管低 k 材料在传统互连线中不断演进，但 USG 的结构纯度和可靠性确保了其作为先进电子和光电系统基石材料的永久相关性 [P1, P3]。