SemiFlows
工艺流程优势定价FAQ关于博客

SemiFlows

半导体工艺知识平台 —— 工艺流程可视化 + Flow 感知的证据问答

工艺流程优势定价关于FAQ博客工艺术语联系我们

© 2026 SemiFlows. 保留所有权利。

用户协议退款政策隐私政策support@semiflows.com由 Paddle.com 处理支付
SemiFlows
工艺流程优势定价FAQ关于博客
  1. 首页
  2. /
  3. 博客
  4. /
  5. 等效氧化层厚度(EOT):把电学厚度和物理厚度分开看
材料2026年3月29日·作者 Joseph Swann

等效氧化层厚度(EOT):把电学厚度和物理厚度分开看

等效氧化层厚度(EOT)把栅介质的电容表示为:要得到相同单位面积电容,一层理想 SiO₂ 需要有多厚。对单层理想均匀薄膜,$EOT = t_{film}(\kappa_{SiO2}/\kappa_{film})$。实际栅堆叠可以有多层介质;把单层公式直接套给整叠膜,可能低估 EOT。理想串联电容模型中,每层介质各贡献一项:$EOT_{stack} = \sum_i t_i(\kappa_{SiO2}/\kappa_i)$。电学测量、界面和非理想效应决定真实器件与这个简化模型的接近程度 。

界面层为何重要

高介电常数薄膜在理想电容相近时,物理上可以比 SiO₂ 厚。较大的物理厚度可能降低某些直接隧穿路径,但 EOT 本身不能保证低漏电或可靠性:势垒性质、缺陷和界面也起作用。较低介电常数的薄界面层与高 k 层串联,同样贡献总 EOT。因此只改高 k 薄膜的效果,可能小于单层公式暗示的数值。

Process map · 流程地图

28nm/GATE/课程内

28nm Planar Flow 内所选的 4 步学习路线

查看热生长 SiO2 基线——串联堆叠中第一个 EOT 项的界面层。

真实步骤命名、逐层截面与原理讲解收录于 28nm Planar Flow 课程内,按账户权限解锁。

打开课程步骤→此步骤需要购买对应节点的完整流程

双层理想化模型

两层理想化模型为 $EOT_{stack} = t_{IL}(\kappa_{SiO2}/\kappa_{IL}) + t_{high-k}(\kappa_{SiO2}/\kappa_{high-k})$。它是电容记账关系,不是目标膜厚或沉积配方。讨论高 k 金属栅膜栈时,必须同时评估界面质量与电容。计算得到更小的 EOT,也不能单独证明阈值电压、迁移率或寿命已改善。

决定 EOT 的栅介质堆叠

28nm 平面流程概览通向薄栅氧化、氮化、高 k 沉积与金属栅等具名栅模块步骤。学习路线沿用这些步骤已有的访问权限。可用它们识别哪些介质层进入电容模型;金属电极会影响栅行为,但在理想 EOT 求和中不是另一项介质厚度。步骤名称和图示不提供实测 EOT,也不证明界面质量。

热生长薄栅氧化层的真实截面
① 热氧化基线——串联堆叠中第一个 EOT 项的界面层
工程化界面上铪基高 k 介质的真实截面
② 高 k 膜就位——物理厚、电学薄;氮化与金属盖层由上文文字承接

与 28nm 平面课程同源渲染的真实截面——步骤命名、逐层原理与完整序列在课程内解锁。

使用数值前的条件

先说明数值是理想估算还是由电学数据提取、包含哪些介质层,以及是否考虑界面或寄生效应。二氧化铪介绍一种高 k 材料,栅氧化说明 SiO₂ 基线;任一种材料自身都不能指定完整栅堆叠。需要较短的术语定义,可对照 EOT 术语页;本文重点解释串联堆叠及其边界。

参考来源

[P1] 论文2017

Voltage and oxide thickness dependent tunneling current density and tunnel resistivity model: Application to high-k material HfO 2 based MOS devices

N. Maity, R. Maity, S. Baishya

DOI: 10.1016/J.SPMI.2017.07.022

订阅 SemiFlows 周刊

每周一封,讲一个工艺步骤背后的物理与化学。留下邮箱,确认一次即可,随时退订。

想直接使用 AI 助手与完整流程?注册账号即自动收到周刊。 免费注册

常见问题

什么是等效氧化层厚度(EOT)?
一层理想 SiO₂ 为得到与所评估介质相同的单位面积栅电容所需的厚度。报告 EOT 时应说明包含哪些介质层和测量假设。
多层栅堆叠的 EOT 怎么计算?
单层理想均匀薄膜的厚度乘以 SiO₂ 与该膜的介电常数之比;理想串联介质则把各层贡献相加。界面与测量效应会让真实器件偏离理想和式。
EOT 小就能保证低栅漏电吗?
不能。EOT 描述的是电容等效;漏电和可靠性还取决于物理厚度、势垒、缺陷与界面。

相关文章

材料2026年7月4日5 分钟阅读

等效氧化层厚度(EOT):物理原理与先进节点集成

等效氧化层厚度(EOT)是先进半导体制造中最基础的指标之一。其核心含义是:二氧化硅(SiO₂)层需要达到多厚,才能与采用不同材料、具有实际物理厚度的真实介质堆叠产生相同的单位面积栅极电容。

热处理2026年3月29日5 分钟阅读

栅氧化:物理原理、机制与工艺演进

栅极氧化是半导体衬底上形成高可靠性绝缘介电层的奠基工艺。该工艺所产生的栅极氧化层(GOX)在金属-氧化物-半导体场效应晶体管(MOSFET)中充当栅电极与半导体沟道之间的关键阻挡层。

工艺集成2026年3月29日5 分钟阅读

半导体制造中的二氧化铪:物理特性、集成与先进节点微缩

HfO₂ 有助于栅极在保留电容的同时增加物理绝缘间隔;硅侧界面、金属栅和退火共同决定其真实电学效果。

工艺集成2026年3月15日5 分钟阅读

HKMG 集成:为何金属栅后置不等于高-k 后置

在真实顺序中区分高-k 形成与最终金属替换。

器件物理2026年3月29日7 分钟阅读

阈值电压(Vth):晶体管靠什么设定开启门槛

阈值电压(Vth)是晶体管开启的栅压——速度与漏电的总旋钮。产线用三根杠杆设定它:阈值调整注入、高 k 栅堆叠与功函数金属。

目录

  • 界面层为何重要
  • 双层理想化模型
  • 决定 EOT 的栅介质堆叠
  • 使用数值前的条件

SemiFlows

半导体工艺知识平台 —— 工艺流程可视化 + Flow 感知的证据问答

工艺流程优势定价关于FAQ博客工艺术语联系我们

© 2026 SemiFlows. 保留所有权利。

用户协议退款政策隐私政策support@semiflows.com由 Paddle.com 处理支付