等效氧化层厚度(EOT)把栅介质的电容表示为:要得到相同单位面积电容,一层理想 SiO₂ 需要有多厚。对单层理想均匀薄膜,$EOT = t_{film}(\kappa_{SiO2}/\kappa_{film})$。实际栅堆叠可以有多层介质;把单层公式直接套给整叠膜,可能低估 EOT。理想串联电容模型中,每层介质各贡献一项:$EOT_{stack} = \sum_i t_i(\kappa_{SiO2}/\kappa_i)$。电学测量、界面和非理想效应决定真实器件与这个简化模型的接近程度 。
界面层为何重要
高介电常数薄膜在理想电容相近时,物理上可以比 SiO₂ 厚。较大的物理厚度可能降低某些直接隧穿路径,但 EOT 本身不能保证低漏电或可靠性:势垒性质、缺陷和界面也起作用。较低介电常数的薄界面层与高 k 层串联,同样贡献总 EOT。因此只改高 k 薄膜的效果,可能小于单层公式暗示的数值。
Process map · 流程地图
28nm Planar Flow 内所选的 4 步学习路线
查看热生长 SiO2 基线——串联堆叠中第一个 EOT 项的界面层。
真实步骤命名、逐层截面与原理讲解收录于 28nm Planar Flow 课程内,按账户权限解锁。
决定 EOT 的栅介质堆叠
28nm 平面流程概览通向薄栅氧化、氮化、高 k 沉积与金属栅等具名栅模块步骤。学习路线沿用这些步骤已有的访问权限。可用它们识别哪些介质层进入电容模型;金属电极会影响栅行为,但在理想 EOT 求和中不是另一项介质厚度。步骤名称和图示不提供实测 EOT,也不证明界面质量。
与 28nm 平面课程同源渲染的真实截面——步骤命名、逐层原理与完整序列在课程内解锁。
参考来源
Voltage and oxide thickness dependent tunneling current density and tunnel resistivity model: Application to high-k material HfO 2 based MOS devices
N. Maity, R. Maity, S. Baishya