28nm平面工艺中的钨接触孔填充与化学机械平坦化

在完整工艺流程中的功能

在28nm平面CMOS架构中，钨接触插塞形成与随后的接触化学机械平坦化（CMP）构成了连接前段晶体管端子与第一层铜互连的关键导电界面。该工艺序列位于中段（MOL）模块内，用于填充穿过零层层间介质（ILD0）刻蚀出的深接触通孔。这些接触开口向下延伸，暴露出源/漏极区域上的硅化物接触面以及金属栅极结构顶部的接触面。

该模块的主要目标是将狭窄、高深宽比的介质开口转化为隔离的低电阻金属插塞。在毯式接触金属化填充通孔并覆盖介质场区后，接触CMP去除多余的毯式金属及底层的衬垫薄膜[T1]。该操作将衬底表面重置为一个平整平面，使钨插塞与周围的ILD0介质场区保持齐平。

提供平整且无残留的表面对于后续的光刻与金属图形化至关重要。接触抛光后留下的形貌起伏或金属残留会严重降低浸没式光刻的焦深，并导致相邻互连线之间发生电短路。您可以在28nm平面工艺流程的整体背景中追踪这一模块过渡。

上游输入状态

进入接触金属化的晶圆状态反映了先前光刻、反应离子刻蚀（RIE）、湿法清洗和硅化物形成所累积的形貌与表面状况。穿过ILD0刻蚀出的深接触孔表现出狭窄的临界尺寸和高深宽比。这些通孔的侧壁通常具有在介质等离子体刻蚀和光刻胶剥离过程中形成的微小锥度和纳米级粗糙度。

在接触孔底部，源/漏极有源区和金属栅极顶部的硅化物界面被暴露出来。由于暴露的硅化物极易形成原生氧化物并吸附空气中的有机污染物或刻蚀残留物，因此在沉积金属阻挡层之前，需要执行原位真空预清洁（例如轻微氩气溅射或反应性等离子体处理），以建立低的界面接触电阻。

此外，由于底层的栅极密度图形和初步介质抛光步骤，晶圆上的ILD0场区存在局部和全局的高度差异。接触填充与CMP模块必须适应这些高度变化，同时避免发生局部抛光不足或过度的介质侵蚀。

物理和化学机理

阻挡层与粘附层沉积

将钨直接沉积到二氧化硅等介质材料上会导致薄膜粘附力差并存在剥落风险。此外，在使用六氟化钨（WF6）进行化学气相沉积（CVD）期间，具有反应性的氟物种可能会扩散到介质中或侵蚀底层的硅化物。为了防止结构退化，首先沉积一层由钛（Ti）和氮化钛（TiN）组成的薄衬垫层叠。

钛层充当除氧剂并与底层硅化物建立低电阻欧姆接触，而氮化钛层则作为抵御氟气侵蚀的扩散阻挡层，并为钨成核提供合适的衬底。先进的物理气相沉积（PVD）或金属有机CVD方法被用于在狭窄的接触通孔中保持连续的侧壁覆盖。

成核与体钨CVD填充

如果不进行初始成核，体钨无法在氮化钛上均匀成核。通过交替通入六氟化钨和硅烷（SiH4）或乙硼烷（B2H6），利用脉冲CVD或原子层沉积（ALD）形成一层薄的钨成核层。这种受表面反应限制的机理确保了沿着深通孔侧壁形成连续、保形的覆盖。

在成核之后，体钨填充通过使用氢气还原六氟化钨的连续CVD过程进行：

WF6 + 3 H2 -> W + 6 HF

氢气还原提供了高台阶覆盖率，使金属能够从所有通孔侧壁向内生长，直到通孔被完全填满[T1]。随着生长的钨前沿在通孔中心附近汇合，相对的晶粒发生 coalesce，通常会形成一条狭窄的中心接缝。优化沉积温度和腔室压力可以最小化该中心接缝的体积。

钨CMP机理

在体CVD之后，厚的钨覆盖层和底层阻挡膜覆盖了整个晶圆表面。接触CMP在去除该覆盖层的同时实现跨衬底的全局平坦化[T1]。在金属化学机械抛光中，抛光液氧化顶层表面，随后通过机械磨蚀将其去除[T1]。

    [ 抛光液氧化剂 (H2O2) ] + [ 纳米级磨粒 ]
                                 │
                                 ▼
           +-------------------------------------------+
           | 化学表面反应                              |
           | W + 3 H2O2 ──► WO3 钝化层                 |
           +-------------------------------------------+
                                 │
                                 ▼
           +-------------------------------------------+
           | 机械剪切 (抛光垫与磨粒)                  |
           | 选择性剪切表面高位形貌                    |
           +-------------------------------------------+
                                 │
                                 ▼
           +-------------------------------------------+
           | 露出新鲜钨 ──► 循环重复                   |
           | 停止于 TiN / ILD 介质界面                 |
           +-------------------------------------------+

抛光液包含氧化剂（通常为过氧化氢，H2O2）以及悬浮的磨粒（如二氧化硅或氧化铝）。氧化剂将金属钨化学转化为一层薄的水合氧化钨层：

W + 3 H2O2 -> WO3 + 3 H2O

包含抛光垫微凸体、纳米级磨粒与晶圆表面的三体接触推动了跨形貌的可控材料去除[P3]。由抛光垫与晶圆之间的相对运动产生的机械剪切力選択性地去除凸起特征上软化的氧化物层。新暴露的钨表面再次被抛光液氧化，建立起持续消除表面起伏的化学-机械循环。

典型的接触CMP工艺采用多抛光台方案：

1. 体金属去除：使用高去除速率的抛光液快速清除主要钨覆盖层，并在氮化钛衬垫附近停止[T1]。
2. 衬垫与阻挡层抛光：清除介质场区上的钛/氮化钛阻挡膜，同时保持对钨和ILD0氧化物的均衡选择性。
3. 缓冲与抛光后清洗：温和的缓冲步骤可清除表面残留物和微划痕。酸性或特定pH平衡的化学配方可防止钨芯与相邻阻挡金属之间发生电偶腐蚀。

下游影响与失效传播

钨填充或接触CMP期间的缺陷会直接影响后续良率和器件可靠性：

• 钨碟形凹陷与介质侵蚀：相对于机械磨蚀过强的化学作用会导致介质表面下的钨插塞发生碟形凹陷。相反，高密度接触区域可能经历介质侵蚀。在抛光过程中，凹陷、介质侵蚀、划痕和局部腐蚀等缺陷会降低器件良率和互连可靠性[P1]。
• 金属残留短路：抛光时间不足或下压力分布不均会在ILD0场区留下残留的钨或TiN斑块，导致相邻接触插塞之间发生电短路。
• 接缝开口与化学捕获：如果体钨沉积留下了较宽的中心接缝，抛光可能会破开接缝顶部。捕获的抛光液成分或清洗液可能在后续热工序中发生除气，导致上层铜线形成空洞。
• 电偶腐蚀：在湿法化学环境中，钨芯与氮化钛衬垫之间的电位差会导致局部插塞凹陷，从而改变接触电阻。

+-----------------------+----------------------------------+-------------------------------------+
| 失效模式              | 机理                             | 下游影响                            |
+-----------------------+----------------------------------+-------------------------------------+
| 插塞碟形凹陷          | 抛光液选择性不匹配               | 光刻焦深损失                        |
| 金属残留              | 抛光不足 / 不均匀性              | 插塞间电短路                        |
| 接缝化学捕获          | CMP期间深接缝破开                | BEOL除气与金属线空洞                |
| 电偶凹陷              | 电化学电位差                     | 接触电阻升高                        |
+-----------------------+----------------------------------+-------------------------------------+

实际操作步骤

要了解该平坦化操作在更广泛的制造序列中的位置，请查看工艺流程中的步骤详情：

在交互式流程中打开 CT Tungsten CMP

该步骤将沉积的毯式金属覆盖层转化为分立、共平面的接触插塞。干净地执行此步骤可确保后续层间介质沉积和大马士革金属化在平整衬底上进行。有关接触图形化和界面准备的背景信息，请参阅28nm平面接触孔形成工艺流程。

相关学习路径

要探索平面逻辑制造中相关的接触模块和集成原理，请参阅以下专门指南：

• 28nm平面接触孔形成工艺流程：详细涵盖接触通孔图形化、等离子体刻蚀、硅化物界面形成及衬垫沉积。
• 28nm平面工艺流程：全面的架构概述，涵盖前段有源区隔离、替代金属栅极工艺、MOL接触集成及BEOL铜金属化。

未来展望

随着CMOS节点超越28nm并向FinFET及环绕栅极架构演进，钨接触填充面临着物理极限。接触尺寸的缩小增加了高电阻TiN阻挡层所占的体积比例，从而推高了整体接触电阻。

为了应对这一限制，先进节点引入了钴（Co）或钌（Ru）等替代金属进行MOL接触填充。这些材料能够实现超薄或无阻挡层的衬垫界面，并且在通过ALD沉积时可减少接缝形成。此外，选择性金属沉积工艺正在开发中，以直接从通孔底部生长接触填充，从而在保留基础化学机械抛光原理的同时减少对重度CMP覆盖层去除的依赖。