为什么相同缺陷数不代表相同良率
晶粒良率,是接受评价的晶粒中满足指定验收条件的比例。缺陷计数器测量的是另一个量:颗粒落在不敏感的位置,可能不造成电学失效;敏感位置的小缺陷,却可能使电路失效。因此,一个有用的入门模型把缺陷密度与关键面积联系起来,即对某种缺陷失效机制敏感的面积,而不是把每个检测到的颗粒都当成一颗坏芯片。
本文解释随机缺陷模型,不估算某家工厂的实际良率,不规定工艺限值,也不代替电学测试。
Process checkpoint · 工艺坐标
理解 TiN/Ti CMP 的工艺作用
在CMP教学中分开导电残膜、钨塞凹陷与介质损失,不从单项缺陷数推断校准良率。
与「晶粒良率、缺陷密度与关键面积:如何读懂模型」相关的流程位置:40nm BSI CMOS Image Sensor · CONTACT · Step 124
先读模型,再用数字
当致命缺陷独立、随机分布时,最基本的泊松模型为:
Y = exp(-D × A_c)
D是与所研究失效相关的缺陷密度,A_c是相应关键面积。二者必须使用一致的面积单位;乘积无量纲,表示关键面积内此类缺陷的期望个数。Y是没有这类缺陷出现的概率。该模型并不意味着所有失效都来自这一种机制。
关键面积不一定等于晶粒的几何面积,而取决于缺陷与版图的相互作用。例如,导电物连接了本应隔离的两条网络,与导电小点落在不敏感区域,其后果不同。这里区分的是位置与失效机制,而非缺陷在图像中看上去有多大。
用无量纲例子比较
以下是计算得到的教学例子,不是生产实测值。令λ = D × A_c,避免将例子误读成制造所需的缺陷密度或尺寸规格。
| 情形 | 致命缺陷期望数λ | 零缺陷概率exp(-λ) |
|---|---|---|
| A | 0.1 | 0.905 |
| B | 0.5 | 0.607 |
| C | 1.0 | 0.368 |
比较A与B,发生变化的是敏感面积内的期望缺陷数。仅凭这个计算,无法判断变化来自污染、版图敏感性,还是二者共同作用。在D固定时,A_c加倍会使Y变为原来的Y²;在A_c固定时,D减半会使Y变为原Y的平方根。这些结论来自该方程,不是普遍适用的良率改善承诺。
独立原理示意;不是课程截面或制造配方。
模型在哪些地方失效
缺陷可能聚集而非独立出现;系统性图形失效可能在同一几何结构上反复发生;电学指标也可能在没有检测到颗粒的情况下超限。这些情况需要不同证据,可能也需要不同模型。教材介绍了泊松假设之外的模型,并区分模块与完整流程的缺陷贡献。把各模块良率直接相乘,同样需要独立性假设。
一个反例是特定图形反复出现光刻桥接。把它统统归为均匀随机缺陷,会掩盖可重复的原因。另一个反例是把表面颗粒总数直接代入D,却没有核查检测灵敏度及这些颗粒是否能造成当前研究的失效。
完成判断练习
两个假想版图具有相同晶粒面积,A对某种桥接缺陷的关键面积更大。在相关缺陷密度相同时,哪个模型良率更低?答案是A,因为D × A_c更大。晶粒面积相同,不能证明关键面积相同。
如果两个版图测得相同表面颗粒数,电学失效图却不同,先核三个问题:颗粒测量与电学测试是否处于可比阶段;哪些被计数缺陷能够造成该失效;空间分布是随机、聚集还是重复图形?缺证据时,应记录缺口,而非强行给出良率预测。
具体失效路径可在40nm工艺节点CIS流程中的场区阻挡层CMP步骤中练习:分开判断场区导电残膜、钨塞凹陷和介质损失。它们对应不同机制,该步骤不提供经过校准的晶粒良率模型。匿名可读公开预览,免费登录后可读完整教学。
半导体制造流程全景可帮助定位这一问题所在的制造环节。单个步骤成功或模型概率较高,都不能认证最终晶粒验收通过。
来源
Plummer、Deal和Griffin,Silicon VLSI Technology,第4.5.1节,第162–164页。ISBN 978-0130850379。来源支持模型假设及关键面积的区别;无量纲数值与练习为本文独立计算。
参考来源
Silicon VLSI Technology - Full
James D. Plummer, Michael D. Deal, Peter B. Griffin
Silicon VLSI Technology · ISBN 978-0130850379