栅距、物理栅长和有效沟道长度描述的是不同距离。栅距说明相邻栅如何重复排列,物理栅长说明电极沿电流方向的图形长度,有效沟道长度则属于电学器件模型。没有统一定义和证据,不能用其中一个数替代另一个。
先确定测量方向
设想一排平行、等宽的栅线。沿垂直于栅线的方向,一个重复单元包含一条线以及到下一条线之间的空隙,重复距离就是节距。在这个简化几何中,如果各条线的中心位置不动,只把线变窄,间隙会增大,节距却不变;如果把中心位置移得更近,即使线宽不变,节距也会改变。教材在互连图形中给出了“线宽加间距”的几何定义;把这种几何记账方式用于平行栅线,不等于把金属线示例当成栅工艺规格。
方向很重要。栅极还会沿晶体管宽度方向延伸;量这段延伸,不自动等于量源漏输运方向上的栅长。比较两张图之前,应先标出电流方向、栅边缘,以及哪个对象在相邻位置重复。
Process checkpoint · 工艺坐标
理解 Dummy Gate a‑Si Etch 的工艺作用
阅读几何/电学边界一节,区分栅图形与有效沟道长度,并指出后续结相关结构尚未形成;本站不提供接触栅距测量。
与「栅距、物理栅长与有效沟道长度:先看边界」相关的流程位置:14nm FinFET · GATE · Step 91
分开版图、实体栅和沟道
设计者指定版图栅长,图形转移形成实体栅,两者未必完全相同。电学沟道又是另一种量:它的定义需要考虑器件模型中相关的源漏边界。Hu 教材在讨论沟道长度提取时,明确区分了版图长度、物理栅长和有效长度。
| 量 | 比较哪些边界 | 单独不能确定什么 |
|---|---|---|
| 栅距 | 相邻栅的等价位置,并注明重复方向 | 其中任何一条栅线的宽度 |
| 物理栅长 | 已图形化栅的两个相关边缘 | 电学有效沟道长度 |
| 有效沟道长度 | 明确模型下的电学沟道边界 | 栅间距或接触尺寸 |
| 技术节点名称 | 一类技术的命名 | 任意图示上某段距离的测量值 |
对于最后一行,稳妥的阅读方式是向原始来源确认具体尺寸定义。一个名称没有提供其他几行所需的测量边界。
接触增加集成约束,不会重新定义栅长
“接触栅距”(contacted gate pitch)以及历史名称“接触多晶硅节距”(contacted poly pitch),把接触集成纳入了间距讨论。源漏连接既需要导电路径,又需要与邻近栅保持分离,因此可用空间里不只有一条裸露栅边:侧墙、保护结构和连接几何都可能占据空间。教材对侧墙和接触的说明,解释了为何这些邻近结构需要出现在晶体管截面中。
但这不意味着可以把互不对应截面中的名义宽度相加,得到通用的接触栅距。偏移、共享区域、三维位置以及来源的测量约定都必须明确。同样,替换金属栅流程里出现“poly pitch”这个名称,也不能证明最终工作的电极就是多晶硅。
用反例检查微缩结论
第一个反例是:在理想化图中保持栅线中心不动,只缩短物理栅长,节距并没有改变。因此,“栅更短”并不总能推出“栅阵列排列更密”。
第二个反例是:保持图形化栅不变,只改变电学模型所考虑的源漏结边界,有效沟道长度可以变化,而物理栅长不必有同样变化。这解释了为什么基于电流的提取与电极图像回答的是不同问题;它不是从未经标定图像中提取沟道长度的操作方法。
第三个检查对象是接触开口。更宽的连接可能改善一处几何裕度,同时占用另一处空间,却不会因此自动加长沟道。自对准与普通接触边界讨论保护和重叠,接触电阻与互连电阻则处理另一项电学任务。
阅读真实图形转移工位
继续查看 14nm Dummy Gate a-Si Etch,第 91 步。其目的说明最后一节明确区分了已刻出的栅图形与有效沟道长度,并说明后续结分布和电学定义仍会起作用。请找出当前已有的栅图形,再指出哪些后续结构尚未形成。本站能承接这项边界识别任务,不提供接触栅距的测量值或电学提取数据。
可以在概念草图旁分别写下三组标签:重复栅的位置、实体栅边缘、电学沟道边界。如果图中缺少其中一对边界,就让对应距离保持未知。图画得清楚,不能替代尚未给出的定义。
来源
参考来源
Silicon VLSI Technology - Full
James D. Plummer, Michael D. Deal, Peter B. Griffin
Silicon VLSI Technology · ISBN 978-0130850379
Modern Semiconductor Devices for Integrated Circuits - MOS Transistor
Chenming Hu
Modern Semiconductor Devices for Integrated Circuits · Ch6 MOS Transistor