在完整流程中的功能
在亚10纳米逻辑制造中，7nm鳍片凹陷机制作为决定性的结构边界步骤，将平面化的浅沟槽氧化物回填转变为暴露的三维沟道导电鳍片， 。在自对准四重图形化(SAQP)驱动的深硅刻蚀以及随后的浅沟槽隔离(STI)间隙填充之后，有源硅鳍片仍被掩埋在体二氧化硅之下， 。7nm鳍片凹陷刻蚀模块的主要功能是选择性地使介电氧化物相对于单晶硅鳍片侧壁后退，同时不侵蚀有源沟道或改变其晶体完整性， 。
这种受控的暴露——通常称为SAQP鳍片暴露——确定了7nm鳍式场效应晶体管(FinFET)架构的有效导电沟道高度（$H_{fin}$）， 。由于三栅极沟道的有效宽度在数学上定义为 $W_{eff} = 2 \times H_{fin} + W_{fin}$，因此在鳍片凹陷过程中的任何空间或动力学变化都会直接影响驱动电流能力、阈值电压和短沟道完整性， 。在完整的7nm FinFET工艺流背景下，该模块接收一个平坦化的STI氧化物表面，并交出纯净、均匀的硅鳍片，为穿通阻挡注入、牺牲氧化物生长以及最终的后栅极(RMG)图形化做好准备， 。
+-------------------------------------------------------------+
| 上游：CMP后STI氧化物和掩埋的有源硅鳍片 |
+-------------------------------------------------------------+
|
v
+-------------------------------------------------------------+
| 7nm鳍片凹陷刻蚀（氧化物回刻 / 湿法BHF化学） |
| - 受控去除介电层顶部 |
| - 暴露晶体有源硅鳍片侧壁 |
+-------------------------------------------------------------+
|
v
+-------------------------------------------------------------+
| 下游：暴露的3D沟道鳍片（$H_{fin}$确立） |
| - 准备好进行PTS离子注入和HKMG RMG模块 |
+-------------------------------------------------------------+
Guided route · 结构导览
Fin Recess Etch
本文对应「7nm FinFET 结构主线」第 1 站：有源区。6 站走完整条流程，每站附原理导读与 2.5D 截面演进。
- 1有源区本文对应
- 2栅极坐标
- 3源漏
- 4最终栅
- 5接触
- 6后段交付
上游输入状态
在执行鳍片凹陷之前，上游工艺模块建立了直接影响刻蚀性能的结构和化学边界， ：
- 机械平坦化形貌：化学机械平坦化(CMP)提供了一个抛光表面，使得带有硬掩模帽的硅鳍片顶部与流动化学气相沉积(FCVD)氧化物的顶部表面对齐， 。跨越宽隔离氧化物场的残留抛光碟形凹陷在刻蚀开始前造成了空间高度不均匀性 （工程实践）。
- 介电材料密度差异：沟槽氧化物填充依赖于FCVD来在窄鳍片间距之间实现无空洞的间隙填充。然而，沉积态的FCVD氧化物由包含残留氮物种和羟基自由基的亚稳态硅氮烷或低密度低聚物网络组成。沉积后的臭氧固化、紫外线照射和蒸汽热退火将这种多孔薄膜转变为致密的二氧化硅晶格。如果老化时间或热预算不足，局部富氮区域或低密度微孔会残留在沟槽核心内部。
- 硬掩模和氮化物覆盖层：在SAQP图形化过程中产生的氮化硅间隔层和硬掩模保护了硅鳍片的顶部， 。这些覆盖层的物理完整性防止了在干法或湿法凹陷处理过程中硅的直接向下消耗。
- 亚表面晶格应力：先前的深沟槽刻蚀和侧壁氧化步骤沿着鳍片基部引入了局部机械应力分布， 。鳍片侧壁上的表面自然氧化物表现出不均匀的化学计量比，需要在主凹陷刻蚀前进行严格的预清洗。
物理和化学机制
FinFET鳍片高度控制机制通过各向同性的湿法化学回刻或高度受控的干法原子层刻蚀(ALE)来实现对二氧化硅相对于单晶硅的纯选择性去除， 。
平坦化STI状态 凹陷后暴露的鳍片状态
+---+ +-------+ +---+ +---+ +---+
| | | 氧化物 | | | | | | |
| Si| | 填充 | | Si| | Si| 氧化物 | Si|
|鳍 | | | |鳍 | ===> |鳍 | 凹陷 |鳍 |
| |---|--------|---| | | | +-----+ | |
| | | | | | | | | STI | | |
+---+---+--------+---+---+ +---+--+-----+------+---+
氧化物回刻中的化学反应动力学
当使用液相缓冲氢氟酸(BHF)——由氢氟酸(HF)和作为pH缓冲剂的氟化铵($\text{NH}_4\text{F}$)组成——时，二氧化硅的主要化学溶解遵循多步热力学平衡：
$$\text{HF} + \text{F}^- \rightleftharpoons \text{HF}_2^-$$
$$\text{SiO}_2 + 2\text{HF}_2^- + 2\text{H}^+ \rightarrow \text{SiF}_6^{2-} + 2\text{H}_2\text{O}$$
二氟化物物种($\text{HF}_2^-$)攻击介电网络中的硅氧烷($\text{Si-O-Si}$)键 （工程实践）。液体反应速率对二氧化硅网络的局部缩合状态和结构密度极为敏感。在FCVD氧化物尚未完全转化为致密$\text{SiO}_2$的区域，残留的硅-氮($\text{Si-N}$)键合改变了反应级数，导致局部刻蚀速率减慢或加速形成凹坑。为了实现严格的7nm浅沟槽隔离基线稳定性，需要热退火处理以完全驱除残留氮，使整个沟槽内的溶解动力学均匀化。
各向同性 vs. 各向异性刻蚀选择性
虽然基于等离子体的反应离子刻蚀(RIE)提供了高方向性，但对STI氧化物的纯干法刻蚀通常存在图形负载效应、密集和孤立鳍片阵列之间的严重微负载，以及暴露硅侧壁上的晶格损伤， 。干法等离子体工艺引入了高能离子轰击，在沟道表面留下残留的晶格位错，降低了电子和空穴迁移率， 。
因此，湿法化学凹陷（或气相HF刻蚀）因其对$\text{SiO}_2$相对于晶体Si具有近乎无限的选择性而受到青睐。由于液体刻蚀本质上是各向同性的，氧化物在垂直凹陷的同时，也会从鳍片侧壁上水平地清除氧化物， 。化学选择性确保了自然氧化物一旦被去除，单晶硅鳍片就能保持原子级光滑且不被损伤， 。
鳍片圆角和轮廓锥度的物理特性
当STI氧化物水平下降到有源目标线以下时，暴露的鳍片侧壁和掩埋的STI氧化物底面之间的过渡区域会经历应力集中， 。局部刻蚀速率可能受到狭缝鳍片间距内的毛细作用以及局部化学物质传输限制的影响 （工程实践）。如果侧壁氧化物轮廓出现不希望的锥度或扇形，后续金属栅极填充易产生空洞，导致亚阈值摆幅($SS$)降低和漏致势垒降低($DIBL$)增加， 。
下游影响和失效传播
由于7nm鳍片凹陷刻蚀步骤决定了最终的垂直沟道尺寸，该阶段的工艺偏差会直接传播到晶体管的电学行为和结构良率中， ：
+------------------------------------------------------------------------+
| 鳍片凹陷工艺偏差 |
+------------------------------------------------------------------------+
/ \
/ \
v v
[ 过凹陷 / 过度暴露 ] [ 欠凹陷 / 暴露不足 ]
| |
+-------------+-------------+ +-------------+-------------+
| | | |
v v v v
亚鳍片泄漏增加 栅极-衬底电容增加 有效沟道宽度减小 驱动电流(Ion)下降
与PTS穿通 [P2,T2] [P4] ($W_{eff}$) [T2] 与SCE失配 [P4]
过凹陷与亚鳍片泄漏
如果刻蚀深度超过设计基线，氧化物底面会下降到预期的穿通停止(PTS)掺杂剂分布以下， 。这种深度暴露揭示了下部掺杂更重的体硅区域。当在后栅极模块期间沉积高k金属栅极(HKMG)结构时，栅电极会包裹住这个下部亚鳍片区域。
- 亚鳍片寄生导电：栅电极调控了掺杂剂分布欠佳的区域，通过寄生亚表面沟道增加了关态漏电流($I_{off}$)。
- 寄生电容增加：栅极金属向沟槽内的更深延伸增加了栅极至衬底电容($C_{g,sub}$)，减慢了电路开关速度并增加了动态功耗， 。
- 机械不稳定性：暴露过高、过薄的硅鳍片增加了其高宽比，使其在随后的冲洗干燥步骤中易于发生物理弯曲或图形塌陷。
欠凹陷与驱动电流损失
相反地，氧化物去除不足会使有源沟道高度被掩埋在介电层之下。
- 驱动电流降低：$H_{fin}$的降低直接减小了有效沟道宽度 $W_{eff}$，导致饱和驱动电流($I_{on}$)成比例损失， 。
- 阈值电压漂移：静电耦合的改变导致阈值电压($V_t$)漂移，引起相邻逻辑单元之间的电路级时序失配， 。
- 非对称沟道轮廓：一个晶圆上不均匀的凹陷造成了局部$V_t$和$I_{on}$的变化，严重降低了静态随机存取存储器(SRAM)的噪声容限 （工程实践）。
材料不均匀性与缺陷陷阱
含有未反应氮或局部密度变化的亚稳态FCVD氧化物会导致不均匀的凹陷表面，通常称为"氧化物微沟槽"或"粗糙的氧化物底面"。这些局部结构缺陷充当了电场集中点，增加了高电压应力操作期间的栅介质击穿风险， 。要更广泛地了解介电层集成，请探索7nm FinFET浅沟槽隔离工艺流。
走进真实步骤
要查看鳍片凹陷操作在完整的光刻和刻蚀集成序列中的位置，请检查逐步交互式流程文档 （工程实践）。
该步骤展示了STI氧化物湿法回刻将介电层从有源硅沟道顶部清除，暴露出三维鳍片侧壁，同时控制密集和孤立晶体管区域的基线目标高度的确切物理转变， 。
相关学习路径
为了加深对亚10纳米晶体管模块的理解，请考虑以下相邻的工艺架构主题：
- 自对准四重图形化(SAQP)：掌握用于在隔离沟槽形成之前生成超高密度硅鳍片阵列的间隔层沉积和回刻原理， 。
- 流动化学气相沉积(FCVD)致密化：研究环境老化、固化和蒸汽退火的化学反应动力学，将有机硅前驱体转化为致密、无缺陷的$\text{SiO}_2$填充。
- 后栅极(RMG)集成：了解多功函数金属叠层如何包裹暴露的3D有源鳍片，以建立目标阈值电压而不引起栅极填充空洞， 。
未来展望
随着器件架构从7nm FinFET向全环绕栅极(GAA)纳米片和互补FET(CFET)过渡，传统的氧化物凹陷机理经历了深刻的演变， 。在GAA架构中，传统的STI凹陷步骤被高选择性的各向同性牺牲层去除所增强，其中硅锗($\text{SiGe}$)牺牲片被相对于硅纳米片刻蚀掉。
传统FinFET凹陷 GAA纳米片选择性释放
+---+ +---+ +===+ 硅纳米片
| | | | ----- SiGe释放间隙
| Si| 氧化物 | Si| +===+ 硅纳米片
| | 凹陷 | | ----- SiGe释放间隙
+--+---+--------+---+--+ +--+-------------------+--+
| 衬底STI | | 衬底隔离 |
+----------------------+ +--------------------------+
此外，原子层刻蚀(ALE)正在取代传统的湿法化学刻蚀，以实现对介电层凹陷深度的单原子层级别控制。结合先进的光学临界尺寸(OCD)散射测量和X射线计量学，实时反馈回路确保了跨多图形化晶圆的原子级鳍片高度均匀性，为未来技术代保护静电完整性， 。