完整工艺流程中的功能
在先进集成电路制造中，浅沟槽隔离（STI）作为主要的结构边界，防止相邻晶体管之间产生寄生漏电流和闩锁效应 。在 28nm 平面工艺流程中，化学机械平坦化（CMP）模块是连接亚表面沟槽图案化与平面栅极形成的关键桥梁 。
在进行浅沟槽隔离 CMP 之前，通过在硅衬底上刻蚀沟槽并用绝缘介质覆盖层填充形貌来定义有源区 。STI 化学机械抛光的首要功能是选择性地去除多余的氧化物覆盖层，同时在底部的氮化硅阻挡层处终止 。通过在硬掩模上干净地终止，STI 氧化物平坦化使得 28nm 平面 CMOS 集成能够实现全局平坦的表面形貌，其中介质材料被严格限制在隔离沟槽内 。
这一平坦化步骤将共面表面结构移交给下游的湿法化学刻蚀模块，以剥离残留的保护性氮化物掩模 。如果没有高精度的 STI CMP，跨越密集和稀疏有源图案的形貌高度差异将破坏后续光刻的焦深裕度，导致高-k金属栅极定义过程中的关键尺寸失真 。
输入结构：氮化物掩模沟槽上方的形貌氧化物覆盖层
│
▼
┌──────────────────────────────────────────┐
│ 28nm STI CMP 步骤处理 │
│ （化学辅助表面磨损） │
└──────────────────────────────────────────┘
│
▼
输出结构：共面沟槽介质与有源硬掩模界面
Process checkpoint · 工艺坐标
理解 STI CMP 的工艺作用
理解 28nm Planar Flow 中 STI 模块的机理与集成交接。
与「28nm STI CMP机理：平坦化物理、界面化学与缺陷控制」相关的流程位置：28nm Planar Flow · STI · Step 21
阅读基础导览第 1 章上游输入状态
STI CMP 工艺继承的结构和化学输入状态由之前的沟槽刻蚀、衬底氧化、衬底氧化物沉积以及介质填充沉积步骤决定 。进入此步骤的晶圆表面表现出严重的形貌差异和复杂的薄膜应力分布，这些直接决定了抛光动力学 。
有源区上游的堆叠结构包括：
- 体硅衬底：刻蚀有笔直或略带锥度的沟槽侧壁，以防止在介质填充过程中形成空洞 。
- 衬垫氧化层：热生长的二氧化硅层，用于缓解硅衬底与上方氮化物膜之间的界面应变 。
- 氮化物阻挡层：通过化学气相沉积（CVD）沉积的化学计量比氮化硅薄膜，在沟槽刻蚀期间充当硬掩模，并在 CMP 期间充当机械阻挡层 。
- 沟槽隔离介质覆盖层：在热氧化和 CVD 衬垫氧化层上方，通过高密度等离子体化学气相沉积（HDP-CVD）或高深宽比沉积技术沉积的厚二氧化硅薄膜 。
由于非选择性氧化物沉积覆盖了隔离沟槽和凸起的有源区图案，晶圆存在显著的台阶高度差 。密集有源图案上方的凸起区域在抛光过程中会经历较高的局部接触压力，而宽大的凹陷沟槽场氧化物区域则会经历延迟的机械接触 。此外，跨越逻辑核心区、存储块和虚拟特征区域的局部图案密度差异会产生片内负载效应 。STI CMP 工艺必须克服这些结构差异，同时不能对薄氮化硅阻挡层造成严重腐蚀 。
物理和化学机制
28nm 浅沟槽隔离 CMP 的基本物理原理依赖于表面化学反应与机械接触磨损的协同耦合，通常归类为化学软化与机械去除机制 。在高选择性氧化铈浆料配方中，平坦化效率由 Ce-O-Si 化学键合的化学反应性驱动 。
[ 二氧化铈磨粒 (CeO2) ]
│
Ce-O-Si 反应
│
▼
[ 软化的水合氧化物层 ] ──> 剪切力去除 ──> [ 可溶性硅酸盐 ]
▲
│
[ 聚合物抑制剂钝化层 ]
│
[ 氮化硅表面 (Si3N4) ]
1. 氧化物软化和化学结合机制
传统的介质 CMP 依赖于碱性介质中的二氧化硅磨粒，但 STI CMP 主要使用氧化铈浆料颗粒 。氧化铈颗粒具有表面氧空位和可变价态，对二氧化硅表现出强烈的化学反应性 。当氧化铈磨粒在机械剪切力作用下接触水合氧化硅表面时，固液界面会形成暂时的化学键 ：
Ce-OH + HO-Si ⇌ Ce-O-Si + H2O
这种可逆的表面化学反应极大地降低了切断硅氧烷骨架所需的机械能垒 。随着抛光盘的旋转，流体动力剪切力断开了这些软化的表面硅酸盐络合物，从而将微观介质碎片从衬底上带走 。
2. 氮化物阻挡层钝化机制
实现二氧化硅与氮化硅阻挡层之间极高的去除选择性对于工艺窗口控制至关重要 。为了抑制抛光侵蚀下方的有源硅，浆料中加入了含氮或羧基封端的聚合物添加剂 。
抛光环境的化学状态通过受控的 pH 值调节来定制 。在工作 pH 值下，氮化硅的表面 Zeta 电位与二氧化硅显著不同 。阳离子或两亲性聚合物添加剂选择性地吸附在氮化硅表面，构建了一层保护性的化学钝化屏障 。该吸附层诱导了机械抑制，屏蔽了下方氮化物与氧化铈颗粒的物理接触，同时抑制了氮化物晶格的水解 。相反，氧化物表面基本未被钝化，允许氧化铈磨粒进行快速的化学结合和去除，从而获得较高的氧化物对氮化物的去除选择性 。
3. 接触力学与压力分布
从机械角度来看，晶圆表面的材料去除率（RR）遵循针对局部接触力学修正的 Preston 关系 ：
RR = Kp · P^α · V^β
其中 Kp 代表化学机械 Preston 系数，P 是局部接触压力，V 是相对滑动速度，α 和 β 为非线性拟合指数 。
在非平坦的晶圆表面上，凸起的氧化物台阶特征承受了抛光头施加的大部分下压力，导致局部接触压力显著高于标称压力 。凹陷的场氧化物区域经历的局部压力极小 。这种压力差加速了高处覆盖层的去除，同时保留了凹陷的氧化物，从而实现了快速的局部平坦化 。一旦建立了全局平坦度，抛光前沿便到达了坚硬的氮化硅阻挡层，此时化学钝化机制抑制了进一步的垂直抛光 。
下游影响与失效传播
由于 STI CMP 为整个前段工艺模块建立了基准形貌，抛光参数的偏移会直接传播并导致严重的下游失效模式 。
工艺偏差 物理后果 下游失效模式
───────────────── ──────────────────── ───────────────────────
过度抛光 ──────────────> 场氧化物碟形坑（Dishing） ─────────────────> 寄生侧壁漏电 /
亚阈值退化
低氧化物/氮化物选择性 ─────> 氮化物阻挡层腐蚀 ─────────> 有源衬底损伤 /
划伤缺陷
抛光不足/氧化物残留 ──> 氮化物剥离受阻 ──────────────> 有源区桥接短路 /
图案化失效
1. 沟槽氧化物碟形坑与有源侧壁暴露
如果机械抛光时间过度延长超过最佳终点，或者抛光垫弹性过软，宽隔离沟槽中会发生局部过度抛光 。这种现象称为氧化物碟形坑，会导致场氧化物中心凹陷到低于有源硅界面的水平 。
在随后的栅氧化层形成和金属栅极沉积过程中，栅极材料会包裹在暴露的有源硅沟槽上角处 。这种非平坦的栅极形貌会导致有源区角落处的电场集中，从而降低局部阈值电压 。结果，器件会遭受寄生角落导通、亚阈值摆幅增加以及关闭状态漏电流升高的影响 。
2. 氮化物硬掩模腐蚀与有源衬底损伤
当化学选择性下降或局部下压力波动时，氧化铈磨粒会机械性地腐蚀薄氮化硅阻挡层 。不均匀的氮化物去除会降低片内硬掩模厚度均匀性 。在严重情况下，氮化物掩模的完全局部去除会将下方的单晶硅有源区暴露给磨料犁削，引入微划痕、亚表面晶格位错和金属污染 。这些机械缺陷作为非辐射复合中心和漏电路径，严重降低了栅介质层的完整性和载流子迁移率 。
3. 氧化物覆盖层残留
相反，抛光不足会在氮化硅阻挡层顶部留下残留的二氧化硅斑块 。由于热磷酸湿法刻蚀化学选择性地去除氮化硅，而对二氧化硅的刻蚀速率接近于零，残留的氧化物起到了微掩模屏障的作用 。在 CMP 后去除氮化物期间，被掩盖的氮化物区域保持未被刻蚀，导致拓扑有源区缺陷，进而引起栅极图案化过程中的光刻桥接短路 。
实际步骤操作
为了理解这些物理和化学原理如何在集成制造中实现，请查看序列模块内的操作步骤细节。
您可以通过打开交互式流程工具来检查确切的集成背景：
在此工艺步骤中，带有 HDP 氧化物覆盖层的输入晶圆被安装在多区域载体头上 。载体头应用受控的气动下压力分布，以补偿片内输入薄膜厚度的不均匀性 。晶圆面朝下压在安装于旋转抛光盘上的聚氨酯抛光垫上，同时连续滴加基于氧化铈的高选择性浆料 。光学反射传感器或电机扭矩监测系统实时跟踪薄膜去除情况，确定氧化物覆盖层清除且氮化硅阻挡层暴露的过渡点 。终点检测后，进行受控的过度抛光阶段，确保密集和稀疏阵列的完全清除，随后立即进行原位 CMP 后清洗，以去除残留的氧化铈颗粒并防止浆料干燥残留物 。
相关学习路径
要进一步掌握先进 CMOS 技术节点中的前段隔离工程和集成逻辑，请探索以下紧密耦合的模块：
- 全模块集成：在 28nm 平面工艺流程文章中回顾整体架构路线图，追踪前段隔离如何与先栅极（gate-first）和后栅极（gate-last）HKMG 集成相连接。
- 上游和下游 STI 模块：28nm 平面浅沟槽隔离工艺流程指南中提供了关于沟槽刻蚀、热衬垫氧化、CVD 衬垫氧化物沉积、介质填充和湿法硬掩模剥离的详细分解。
- 交互式流程探索：通过启动 在交互式流程中打开 STI 第 21 步 来连续追踪整个模块链中晶圆的物理转换。
参考来源
Shallow Trench Isolation Chemical Mechanical Planarization: A Review
R. Srinivasan, Pradeep Vr Dandu, S. Babu
Effect of Ceria Abrasives on Planarization Efficiency in STI CMP Process
Boumyoung Park, Y. J. Kim, Hyoungjae Kim, Haedo Jeong, D. Dornfeld · ECS Transactions
Silicon VLSI Technology - Full
James D. Plummer, Michael D. Deal, Peter B. Griffin
Silicon VLSI Technology · ISBN 978-0130850379