28nm平面中段工艺集成：工艺流程原理与应变工程机制

在完整流程中的角色

28nm平面逻辑流程中的中段工艺（MOL）模块位于前段工艺（FEOL）晶体管制造与后段工艺（BEOL）互连构建之间的关键衔接点。SMT氧化物沉积步骤紧接在源/漏（S/D）延伸及深结注入与光刻胶剥离之后，标志着应力记忆技术（SMT）序列的开始。它从上游接收图案化的栅极堆叠——根据具体集成方案包含高k介质、功函数金属层和多晶硅伪栅极——以及已完成的源/漏注入区和侧壁间隔层。浅沟槽隔离（STI）形貌已被平坦化，确立了有源区与隔离区之间的边界，该边界将约束后续的薄膜沉积和刻蚀形貌。

中段工艺模块需向下游交付两方面结果：一个携带稳定且记忆性拉伸应变的晶体管沟道，用于提升NMOS器件中的电子迁移率；以及一个适合硅化物形成和后续接触孔制备的洁净、平坦表面形貌。SMT氧化层的主要集成目的是作为共形应力缓冲层、屏蔽层以及高选择性的化学刻蚀阻挡层，位于高应力氮化物盖帽层沉积之前。该临时堆叠层采用等离子体增强化学气相沉积（PECVD）或低压化学气相沉积（LPCVD）在低热预算下沉积，以防止注入的S/D掺杂剂过早扩散，并在后续的应力诱导热退火期间保留在晶圆上，随后在接触孔形成前被剥离。对于置于现有栅极结构之上的氧化物层，采用沉积工艺是因为下层薄膜无法提供进行SiO2热氧化的硅 [T1]。通过引入该氧化物，有源硅、新形成的源/漏结以及脆弱的栅极间隔层结构可以免受氮化物沉积和剥离过程中的直接机械损伤、物理溅射和化学攻击。中段工艺模块还不得干扰栅极堆叠形成期间已建立的阈值电压调节，也不得引入会导致不可接受的器件间性能变化的版图邻近效应（LPEs）。

在更广泛的28nm平面工艺流程背景下，中段工艺模块是在工艺进入接触孔和金属化阶段之前，工程化沟道应变的最后一次机会。它也是在硅化物形成前，直接与源/漏结和栅极堆叠相互作用的最后一次热处理步骤，因此其热预算对结完整性和掺杂剂分布稳定性构成了关键约束。

进入状态与序列逻辑

上游依赖关系

28nm中段工艺模块在间隔层形成、源/漏延伸及深结注入以及胶剥离完成后开始。在此进入点时，多晶硅栅极已被图案化，其上部区域已被预非晶化注入打乱晶格。集成逻辑要求中段工艺序列在间隔层完全形成后方可开始，因为间隔层定义了SMT盖帽堆叠层将在后续热退火期间机械耦合的横向边界。如果间隔层形成不完整或不均匀，从盖帽层到沟道的应力传递将在空间上不一致，导致整个晶圆上驱动电流产生不可接受的波动。

28nm平面侧壁间隔层集成工艺流程直接决定了中段工艺模块运行的几何范围。间隔层宽度控制源/漏区域有多少暴露于SMT盖帽堆叠层之下，间隔层材料的机械性能则决定了应力向沟道横向传递的效率。

下游交付物

中段工艺模块完成后——即SMT氧化物沉积、应力氮化物沉积、热退火、盖帽层去除、硅化物阻挡图形化以及硅化物前清洗——工艺将交接给接触孔形成。源/漏区域必须清洁且无残留应力源材料，以便镍硅化物能均匀形成。任何残留在源/漏有源区上的SMT氧化物或缓冲氧化物都将阻碍硅化物形成，并导致接触电阻失效。

序列逻辑严格有序：SMT氧化物沉积 → 应力氮化物盖帽 → 高温应力记忆退火 → 盖帽与缓冲氧化物剥离 → 表面准备 → 硅化物形成 → 28nm平面接触孔形成工艺流程。重新排列任何一个步骤都会破坏应力记忆机制或硅化物质量。

物理与化学机制

应力记忆效应：多晶硅再结晶与沟道应变

SMT的核心物理机制依赖于多晶硅栅极上部区域的预非晶化以及在临时氧化物-氮化物盖帽堆叠层的机械约束下的固相外延再结晶。在SMT氧化物沉积之前，使用重元素进行的预非晶化注入（PAI）使多晶硅栅极的上部区域非晶化。在随后的热退火步骤期间，多晶硅在上方氧化物-氮化物盖帽层施加的物理约束下经历固相外延再结晶和晶粒生长。

随着晶粒结构的重建，局部体积变化和热膨胀产生显著的机械应力，由异性线性弹性关系（sigma_i = C_ij * epsilon_j）和准静态力平衡所支配。在力学应力分析中，材料的应变即为其在应力作用下的形变 [T2]。这种机械形变通过薄SMT氧化物层传递并“冻结”到多晶硅栅极和下方的沟道中。在去除盖帽层后，由于几何约束，残留应变依然存在，从而在沟道中产生垂直压缩和横向拉伸应变，从而提升NMOS电子迁移率。

应力源帽层：应力变化是关键变量

应变工程研究的一个关键洞见是，SMT的有效性并非由应力源帽层固有应力的绝对值——无论是拉伸还是压缩——决定，而是由沉积状态与退火后状态之间发生的应力变化决定。一个压缩性的氮化硅（SiN）帽层可以在快速热退火过程中向拉伸应力转变，产生比传统拉伸SiN层更大的应力变化。这种更大的应力变化更有效地约束了多晶硅栅极在再结晶期间的横向膨胀，从而向沟道注入了更强的有效拉伸应变。

多晶硅栅极扮演着双重角色：它是将应力从帽层传递到沟道的机械耦合介质，同时其自身的非晶化-再结晶体积变化也贡献了净应力状态。多晶硅的非晶化程度——由PAI条件控制——直接影响再结晶期间的体积膨胀，从而影响应力传递效率。非晶化程度更深的多晶硅层会经历更广泛的再结晶，产生更大的体积膨胀和更强的应力记忆效应。

SMT氧化物沉积集成原理

SMT氧化物沉积步骤包括在SiN应力源帽层下方沉积一层缓冲氧化层。缓冲氧化物充当机械解耦、屏蔽和粘附层：它防止高应力SiN与下方的硅或间隔层材料直接接触，降低了在热循环期间发生分层或开裂的风险。它还在后续的氮化物盖帽层去除过程中用作高选择性的刻蚀阻挡层。氧化物共形覆盖栅极和源/漏形貌，为SiN沉积创建均匀的表面，确保机械边界条件均匀施加在整个器件上。

缓冲氧化物的集成逻辑在于，它必须足够厚以提供机械解耦、保护和台阶覆盖，但又足够薄，以免削弱从SiN帽层到多晶硅栅极和沟道区域的应力传递。这种权衡是SMT氧化物沉积集成原理的基础：更厚的缓冲层改善了附着力、保护性和抗裂性，但削弱了应力耦合；更薄的缓冲层增强了应力传递，但增加了帽层分层和覆盖不均的风险。

氧扩散与版图邻近效应

在高温SMT退火期间，一个次要但日益重要的机制是氧从STI氧化物沿着栅极与STI重叠区域向高k介质层扩散。在高温下，STI中的氧变得可移动，并能横向扩散进入基于HfO2的高k介质中，改变界面化学状态并改变金属栅极的有效功函数。这导致阈值电压对版图参数（如沟道宽度以及有源区之间的间距）变得敏感。

该机制意味着SMT热处理不仅影响应变——它还引入了由热预算驱动的栅极堆叠化学修饰。版图邻近效应的产生是因为具有不同STI间距的器件经历着不同的氧扩散路径和持续时间，导致器件间阈值的变化，这直接归因于SMT热循环。在28nm节点，这些效应不可忽视，必须在MOL模块设计中予以考虑。

界面与失效传播

MOL至FEOL接口：结完整性

MOL模块的热预算直接影响FEOL期间形成的源/漏结。高温SMT热循环会导致源/漏区域中的掺杂剂再分布，可能使结变宽并增加结漏电流。如果退火温度过高或持续时间过长，注入期间建立的掺杂剂分布可能会受损，从而恶化短沟道控制并增加关态漏电流。这种权衡的方向是明确的：更强的SMT通过增强应变带来更好的驱动电流，但以结完整性和漏电流控制为代价。

MOL至栅极堆叠接口：功函数稳定性

如上所述，SMT退火期间的氧扩散可以改变高k/金属栅极界面的化学状态，改变有效功函数并引入阈值电压变化。这是方向性的权衡：最大化多晶硅再结晶应力记忆效应的退火温度也最大化氧扩散和功函数漂移。集成工程师必须平衡这些相互竞争的效应，而退火策略的选择——是传统的高温SMT还是改进的低温SPER辅助方法——决定了这种权衡的倾斜方向。

MOL至接触孔接口：表面清洁度

在SMT帽层和缓冲氧化物被去除后，源/漏和栅极表面必须无残留物，以利于硅化物形成。任何残留在有源源/漏区域上的SMT氧化物或氮化物都将阻碍镍硅化物成核，导致高接触电阻和器件失效。去除工艺——通常是干法蚀刻和湿法蚀刻的组合——必须具有足够的选择性，以完全去除帽层和缓冲层，同时不消耗下方的硅或损伤间隔层。去除不彻底会导致接触孔良率损失；过度去除则会导致结损伤和漏电流增加。

版图邻近效应传播

SMT退火过程中引入的LPE会向下游传播，表现为晶圆接收测试中可测量的器件性能变化。具有窄沟道宽度或紧密STI间距的器件会表现出与宽、隔离器件不同的阈值电压和驱动电流，尽管它们设计相同。这种变化是一种系统性的工艺诱导模式，必须在电路设计中建模和补偿。如果不加以缓解，它可能导致混合了不同版图配置器件的逻辑路径中出现时序余量失效。

实际操作模块

要了解这些原理如何转化为实际的28nm平面工艺序列，您可以逐步探索交互式中段工艺模块流程。该序列以SMT氧化物沉积开始，经过应力源帽层沉积和关键热退火，并以帽层去除和用于下游接触孔形成的表面准备结束。

在交互式流程中打开MOL步骤127

在交互式流程中，您可以追溯每个步骤的进入状态如何依赖于前一步骤的结束状态，以及上述SMT氧化物沉积集成原理如何映射到具体的工艺操作。该流程还说明了序列依赖性：缓冲氧化物必须在SiN应力源帽层之前，退火必须在帽层沉积之后，而去除必须在硅化物化开始之前完成——这些步骤都不能重新排序而不破坏应力记忆链。

相关学习路径

对于希望全面了解28nm平面集成的工程师来说，最好将其与最邻近的模块结合学习：

• 28nm平面侧壁间隔层集成工艺流程 定义了MOL应力源帽层所依赖的几何和机械边界条件。理解间隔层形成对于理解为什么应力传递效率取决于间隔层宽度和材料刚度至重要。

• 28nm平面接触孔形成工艺流程 是MOL模块输出结果的直接下游消费者。MOL帽层去除留下的表面状况、残留物水平和形貌直接影响接触电阻和硅化物质量。

• 28nm平面工艺流程 概述提供了完整的模块级背景，展示了MOL如何在整个集成方案中适配于FEOL晶体管制造和BEOL互连构建之间。

未来展望

随着平面CMOS技术微缩接近28nm节点，SMT模块面临着来自版图邻近效应和热预算约束日益增加的压力。改进的低温SPER辅助SMT方法——在后续高温激活尖峰之前以较低温度促进再结晶——代表了一种在保持应力增益的同时减少氧扩散和LPE严重程度的方向。这种方法将应变工程与驱动不期望扩散的高热预算解耦，将应变工程热循环与激活热循环分离。

超越平面器件，应力记忆的原理已扩展到FinFET结构，其中应力传递可以在三维方向上被调节。从平面到FinFET几何结构的转变改变了应力传递机制——鳍的三维约束使得应变调制更加敏感，但也对结构变化更为敏感。对于环绕栅极（GAA）和纳米片器件，完全环绕的沟道几何结构限制了外部应力源可以直接耦合到沟道的可用表面。

MOL模块作为流程中最后一个直接的沟道应变工程机会，其演变将继续追踪整个行业向更低热预算、更精确缺陷工程和更紧密版图相关变化控制的趋势。在28nm节点确立的原理——应力变化是关键变量，缓冲氧化物作为机械解耦层，氧扩散作为次要化学风险——即使在器件几何结构变化的情况下，在概念上仍然相关。