28nm Planar Flow 28nm 工艺步骤 | SemiFlows

28nm Planar Flow预览

+22 步骤

工艺截面图

本步要点

它通常使用等离子体增强化学气相沉积（PECVD）或低压化学气相沉积（LPCVD）在低热预算下进行沉积，以防止注入的S/D掺杂剂过早扩散。

原理展开

在先进的平面CMOS技术中，应力记忆技术（Stress Memorization Technology, SMT）被集成到中段工艺（MOL）流程中，以选择性地提升nMOSFET的沟道迁移率。SMT氧化层沉积步骤位于源/漏极（S/D）扩展及深结注入（PIO S/D Implant 2和3）以及光刻胶剥离之后，标志着SMT模块的开始。该氧化层的主要集成目的是在沉积高应力SMT氮化层之前，充当保形的应力缓冲层、屏蔽层以及高选择性化学刻蚀停止衬垫。在随后的SMT快速热退火（RTA）过程中，该临时堆叠层保留在晶圆上，并在接触孔形成前的SMT氮化层去除步骤中被选择性地剥离。通过引入这种氧化层，底层的有源硅、新形成的S/D结以及脆弱的栅极侧墙结构在氮化层沉积和剥离过程中受到了保护，免受直接机械损伤、物理溅射和化学侵蚀。

SMT的物理机制依赖于固态重结晶、热膨胀和粘弹性应力耦合 [P

2]。在SMT沉积之前，使用锗或砷等重离子进行预非晶化注入（PAI），使多晶硅（poly-Si）栅极的上部区域非晶化。在随后的高温RTA过程中，多晶硅在临时氧化层-氮化层覆盖堆叠的物理约束下进行固相外延重结晶和晶粒生长。随着晶体结构的重构，局部体积变化和热膨胀产生显著的机械应力，该过程遵循各向异性线性弹性关系（$\sigma_i = C_{ij}\varepsilon_j$）和准静态力平衡。这种机械变形通过薄氧化层传递并“冻结”在多晶硅栅极和下方的沟道中。移除覆盖层后，由于几何约束，残余应变得以保留，从而在沟道中产生垂直压缩应变和横向拉伸应变。这种应变通过薛定谔波动方程改变了硅晶格的周期性势场并移动了能带结构（$E-k$关系），进而消除了导带能谷的简并，降低了电子有效质量，抑制了能谷间声子散射，并最终提高了电子迁移率。

SMT氧化层的材料选择和沉积方法取决于机械耦合效率、热预算和刻蚀选择性之间的关键权衡。与流程中的其他氧化层沉积（例如利用高臭氧TEOS工艺进行高深宽比填孔的STI HARP衬垫/氧化层沉积，或形成永久性钝化和层间电介质的CB和RV硅烷氧化层沉积）不同，SMT氧化层必须是临时的、薄的且具有高度保形性。它通常使用等离子体增强化学气相沉积（PECVD）或低压化学气相沉积（LPCVD）在低热预算下进行沉积，以防止注入的S/D掺杂剂过早扩散。沉积工艺参数必须经过优化，因为较厚或密度较低的氧化层在高温退火过程中会表现出更大的粘弹性弛豫，从而削弱从SMT氮化层到沟道的机械应力传递。相反，过薄的氧化层在后续用于去除SMT氮化层的热磷酸湿法刻蚀或干法刻蚀步骤中无法提供足够的保护，存在造成有源区点蚀和侧墙侵蚀的风险。

在28nm平面工艺节点上，SMT变得至关重要，因为传统的几何微缩已无法单独提供足够的驱动电流性能。SMT在该节点上极具价值，因为与永久性应力衬垫相比，其版图依赖性相对较低，使其能够兼容28nm紧凑的栅极间距。此外，通过选择性地使用SMT，可以在不引起全局施加高拉伸应力衬垫所带来的严重pMOS迁移率衰减的情况下，将nMOS性能提升15%以上。（工程实践）

风险与挑战

[高] 应力衰减与性能损失：如果沉积的 SMT 氧化层厚度过大或机械密度较低，薄膜在随后的高温快速热退火（RTA）过程中会发生严重的粘弹性弛豫。这种弛豫会削弱高应力 SMT 氮化物覆盖层与下方非晶化 poly-Si 栅极之间的机械耦合，从而阻碍应力的有效传递。因此，在剥离覆盖层后，沟道应变无法被有效“记忆”，导致无法实现目标电子迁移率和驱动电流的提升。
[中] 有源区点蚀与侧墙刻蚀：如果 SMT 氧化膜的台阶覆盖率较差，或在栅极底部存在厚度不均匀的情况，则薄膜在栅极侧墙边缘处可能极薄或存在微观空洞。在随后的 SMT 氮化物去除步骤中，湿法化学刻蚀剂（通常为热磷酸）或干法反应离子刻蚀（RIE）可能会穿透这些薄弱的氧化物区域。这会导致下方硅有源区 S/D 区域出现严重的点蚀、栅极侧墙受到侵蚀，并增加寄生接触漏电或结漏电。
[中] 栅极漏电恶化与氧化层缺陷产生：在快速热退火过程中，通过 SMT 堆叠层传递的强烈机械应力场可能导致超薄栅极介质内部产生结构缺陷和陷阱态。如果 SMT 氧化衬垫层未能均匀分布应力，局部的应力集中可能会产生体氧化物陷阱和界面态。这些缺陷会增强工作电场下的陷阱辅助 Poole-Frenkel 导电，从而导致栅极漏电流升高，并使时间相关介质击穿（TDDB）可靠性下降。
[中] 预激活掺杂剂扩散：采用高热预算的 SMT 氧化物沉积工艺可能导致新注入的 S/D 扩展区和 Halo 掺杂剂在专用的尖峰退火（Spike Anneal）步骤前发生过早扩散。这种不期望的热预算消耗会改变横向掺杂分布，加剧短沟道效应，造成器件阈值电压（$V_{th}$）漂移，并导致亚阈值摆幅（$S$）恶化。
[低] 氢诱导的界面不稳定性：PECVD 前驱体（如硅烷）通常会在 SMT 氧化物和氮化物薄膜中引入氢。在高温退火过程中，氢原子从 Si-H 或 N-H 键中离解并扩散至栅氧化物界面。虽然少量的氢积累可以钝化界面悬挂键（$P_b$ 中心），但过度的氢扩散及随后的热解吸可能会产生永久性的界面态，从而导致器件在寿命周期内出现热载流子注入（HCI）退化以及偏置温度不稳定性（BTI）加速失效。

免费账户可查看完整原理、风险分析，以及支撑结论的论文与专利引用。

免费注册

或者

需要全部步骤？一次购买，永久访问。

支持支付宝 · 银行卡，具体可用方式以结账页为准 · 14 天无理由退款