28nm Planar Flow预览

先看材料作用与模块顺序

本条教学 Flow 在源漏工序之前的 GATE 模块形成高-k，较后的 RMG 模块完成最终金属替换。因此，这里的金属栅后置不等于高-k 后置，先形成的介质仍经历中间工序的历史。

理解沉积时，先看薄膜承担什么任务、哪个模块会使用或去除它。材料或模块名称不能证明每次沉积都采用 LPCVD。下方地图连接隔离、栅形成、源漏、金属替换与互连；详细 Step 仍保留各自权限限制。这是一条教学顺序，不能推广为同节点标签下所有工艺的共同实现。

把静电问题对应到结构

阱相关工序改变半导体区域，栅堆叠建立耦合与能量对齐，源漏工序形成沟道旁的端子区域。这些贡献不同。名义阈值移动，不能单独证明漏端影响减弱或连接电阻降低。利用模块顺序辨认每项操作改变的结构；本概览不提供转移曲线或提取出的 DIBL 数值。

隔离与阱区建立初始结构

AA 与 STI 模块定义有源区和介质隔离。图形转移决定在哪里去除材料，介质填充与平坦化则共同建立最终隔离结构。覆盖与填充是不同任务：沟槽表面形成薄膜，并不能单独证明内部已经无空洞地填满。

阱相关工序建立参与晶体管静电控制和隔离的区域。这些区域先于后面的栅与源漏工序存在，因而后续热作用也属于其工艺历史。按模块顺序阅读，可以区分创建结构与随后改变该结构的操作。

分开理解栅介质与最终电极

GATE 模块包含介质形成和临时多晶硅栅结构。高-k 介质参与最终栅堆叠的电学行为，临时结构则还为中间工序提供所需几何。此时存在的栅材料，并不一定保留为最终电极。

随后的侧墙与源漏模块围绕这套栅几何展开。侧墙相关薄膜的沉积与塑造它的方向性去除分别承担不同任务。源漏工序改变栅旁区域，已经存在的界面和结构则需要与这些操作保持兼容。

追踪替换与接触的依赖

后续介质形成和平坦化为替代金属栅准备结构。去除临时栅，为最终电极腾出空间；周围材料则保留预期几何。有选择地去除、保留界面和形成连续金属是不同要求，不能仅凭金属名称判断替换是否成功。

本条顺序中的 RMG 完成最终导体的替换，不会抹去先形成的高-k 介质已经经历的热历史。随后接触形成连接晶体管端子，同时保持不同导电区域之间的隔离。模块地图把准备、替换与接触分开，不能将它们理解为同一个沉积步骤。

从器件走向互连

后面的金属模块组织介质层中的导线与层间连接。大马士革集成先在介质中定义空腔，再引入导电材料，最后通过平坦化去除目标结构上方的多余材料。几何、阻挡层连续性与去除选择性分别影响不同结果。

导线及其间距变化时，电阻、电容与机械完整性相互制约。低-k 介质可以降低电容耦合，但材料脆弱性与界面仍构成集成约束。最后的钝化保护已形成的互连结构，为后续封装做好准备。

利用模块卡定位这些关系。理解 LPCVD 时，先辨认薄膜任务，再讨论其沉积机理；理解 HKMG 时，先分别定位介质形成与最终电极替换，再比较电学行为和热作用。