背照式图像传感器中的两阶段背面硅CMP：物理机理、集成工艺与厚度控制

在完整流程中的功能

在现代图像传感器制造中，背照式 (BSI) 架构已取代传统的前照式配置，以最大化光学填充因子并消除多层互连金属层对光线的阻挡。在 40nm BSI CMOS 图像传感器 (CIS) 流程中，包含有源光电二极管阵列和读出电路的硅衬底被翻转，并通过氧化物-氧化物直接键合或混合金属-介质直接键合，与一个手柄晶圆键合在一起。在混合键合之后，原始的硅供给衬底必须进行大幅度的背面减薄，以便入射光线能够直接进入其下方的钉扎光电二极管。

在衬底减薄应用中，通常结合使用机械研磨与化学机械抛光来减薄硅层 [T1]。两阶段背面硅化学机械平坦化 (CMP) 工艺是连接粗机械研磨与后续背面表面处理的核心桥梁。位于 40nm BSI CMOS 图像传感器背面晶圆减薄工艺流程 中，这个双阶段精密 CMP 模块接收经过粗略减薄的晶圆，该晶圆包含显著的亚表面机械损伤和大尺度的厚度不均匀性。初始 CMP1 阶段的主要功能是去除机械研磨留下的严重位错网络和深层微裂纹，而二次 CMP2 步骤——CIS Backside Si, CMP2 (target thickness adjust)——则作为高精度的目标厚度微调过程，旨在形成完美的纳米级超薄硅膜，同时保持严格的总厚度变化 (TTV) 控制。

一旦背面硅抛光完成，晶圆将被传递到主 40nm BSI CMOS 图像传感器工艺流程 中的后续步骤，包括背面表面钝化、抗反射涂层 (ARC) 沉积、沟槽隔离以及彩色滤光片阵列集成。如果在此时未能精确控制厚度与表面质量，残留的晶体损伤或厚度不均匀性将直接降低传感器的电光参数，例如暗电流和量子效率。

---

上游输入状态

在进入背面硅 CMP 模块之前，晶圆堆叠经历了几次机械、热学和化学操作，这些操作留下了独特的结构和表面特征：

• 晶圆键合应变和翘曲：器件晶圆面对面对准键合到支撑手柄晶圆上。多层互连电介质、嵌入金属线和硅衬底之间热膨胀系数的差异会产生内部应力，导致整体晶圆翘曲和局部弯曲。
• 亚表面损伤 (SSD)：粗机械研磨快速去除了大部分施主体硅。然而，激进的磨粒磨削作用留下了延伸至研磨表面下方数微米的微裂纹、位错环和晶格扰动。
• 宏观总厚度变化 (TTV)：粗机械减薄虽具有高材料去除率，但存在固有的空间不均匀性，常在晶圆直径方向呈现穹顶状或边缘偏薄的厚度分布。
• 边缘形貌：在完成主要背面表面研磨后，边缘研磨操作会倒角修整晶圆周边以防止后续处理中发生边缘碎裂，这在晶圆边缘附近留下了局部台阶高度边界与应力集中区。

两阶段 CMP 工艺必须系统地吸收这些输入的形貌不均匀性，剥离亚表面损伤层，并重新建立平行于内部光电二极管阵列的平坦平面。

---

物理和化学机制

化学机械平坦化通过化学表面改性与机械磨蚀的协同作用来实现晶圆平坦化 [P4]。双阶段 CMP 方法解耦了高去除率体材料去除与原子级表面抛光的要求。

输入研磨晶圆 (高粗糙度及亚表面损伤)
                         │
                         ▼
┌────────────────────────────────────────────────────────┐
│ 阶段 1 (CMP1): 体损伤剥离                              │
│ • 高去除率体硅抛光                                    │
│ • 快速消除研磨产生的亚表面位错                        │
│ • 多区载片压力补偿宏观 TTV                            │
└────────────────────────────────────────────────────────┘
                         │
                         ▼
┌────────────────────────────────────────────────────────┐
│ 阶段 2 (CMP2): 精密目标厚度微调                        │
│ • 碱性胶体二氧化硅抛光液化学                          │
│ • 表面水化与钝化软化动态硅界面                        │
│ • 微观塑性去除机制防止晶体断裂                        │
│ • 稳定亚纳米级表面粗糙度 (Ra)                          │
└────────────────────────────────────────────────────────┘
                         │
                         ▼
┌────────────────────────────────────────────────────────┐
│ 实时光学计量与终点控制                                  │
│ • 原位干涉测量/光谱反射率                             │
│ • 针对剩余硅厚度的闭环终点控制                        │
└────────────────────────────────────────────────────────┘
                         │
                         ▼
适用于钝化和光刻的背面硅表面

初级阶段 (CMP1)：体硅去除与损伤剥离

第一 CMP 阶段旨在实现高材料去除率 (MRR)，以消除光电二极管上方的残留硅并清除深层亚表面损伤：

• 体去除动力学：碱性抛光液配方与亚微米磨粒结合，快速剪切掉粗糙且受机械扰动的硅晶格。
• 轮廓平坦化：抛光头采用多区气动背压控制。通过对较厚的同心晶圆区域施加更高的局部压力，CMP1 能够平整在 300mm 晶圆表面继承的穹顶或楔形轮廓。

二级阶段 (CMP2)：精抛与目标厚度微调

一旦 CMP1 将硅薄膜带入接近目标厚度的窗口，工艺即转入二次 CMP2 步骤以进行最终厚度微调与表面平滑：

• 化学水化与软化：在二次 CMP2 精密抛光步骤中，碱性胶体二氧化硅抛光液环境对硅表面进行持续的水化和钝化，降低其动态硬度，使悬浮的纳米级磨料能够通过微观塑性去除温和地剪切掉软化层，而不会引发晶体断裂。
• 无缺陷抛光：通过避免直接机械断裂，CMP2 消除了残余微划痕并将表面粗糙度 ($R_a$) 稳定在亚纳米级别，为后续抗反射涂层建立了光学平坦的表面。

原位计量与终点控制

为了在整个晶圆上实现精确的剩余硅厚度 (RST) 控制，抛光系统中集成了原位光学监控：

• 干涉光谱反射：单色或宽带光穿过抛光垫窗口照射晶圆背面。来自硅顶表面的反射光与来自埋入硅/介质界面的反射光发生干涉。
• 相位偏移模型：光相位偏移 β 取决于剩余硅厚度 $d$、折射率 $n$ 和入射波长 λ：

$$\beta = \frac{2\pi \cdot n \cdot d}{\lambda}$$

随着硅层减薄，系统产生周期性干涉条纹并进行实时分析，在达到目标薄膜厚度时触发抛光终止。

---

下游影响与故障传播

背面硅 CMP 期间的工艺波动会直接传播到器件性能与良率中：

CMP 缺陷/不均匀性	直接物理后果	下游器件失效模式
剩余硅厚度不均匀 (高 TTV / LTV)	跨像素阵列的光子吸收路径长度空间变化	像素间量子效率差异与色彩串扰
残留亚表面损伤 (SSD)	有源硅体积内高密度位错陷阱	暗电流升高、热像素与暗随机噪声
高表面微粗糙度	背面硅界面的光散射	光子透射率下降与峰值灵敏度降低
过抛光 / 穿透	结构侵蚀进入下方光电二极管层	完全像素失效、电气短路及灾难性良率损失
过度剪切应力	传递至键合界面的机械应变	界面分层或键合焊盘微裂纹

光学透射率与量子效率

硅具有与波长相关的吸收深度。如果剩余硅厚度在晶圆上发生变化，短波长蓝光可能会在较厚区域到达电荷收集区之前被吸收，而长波长红光则会完全穿过过薄区域，从而导致光谱响应不均匀。

暗电流与白像素

未去除的晶体位错会充当带隙中间复合中心和金属杂质陷阱。受损有源硅中的热生成载流子会在无光照条件下产生高暗电流和孤立的“白像素”缺陷。

光刻焦深限制

后续光刻步骤将图案化背面深沟槽隔离 (BDTI)、彩色滤光片网格和微透镜。高的局部厚度变化会使局部焦平面歪曲超出扫描仪限制，导致图案桥连或线宽波动。

---

实际操作步骤

在运行的 BSI CIS 制造序列中，执行 CMP2 步骤需要抛光头压力区、抛光液化学与光学计量反馈之间的精确协调。

要探索此操作在交互式制造序列中的位置，请查看详细的步骤文档：

• 在交互式流程中打开 CIS Backside Si, CMP2 (target thickness adjust)

在步骤执行期间，键合晶圆面朝下装载到多区载头上并压在聚氨酯抛光垫上。随着胶体二氧化硅抛光液的输送，动态压力区不断补偿残余径向厚度变化。当原位光反射计量确认已达到目标硅厚度时，抛光停止，晶圆转入 CMP 后清洗。

---

相关学习路径

要了解背面硅抛光如何与相邻的图像传感器模块集成，请探索以下工艺流程图文章：

• 40nm BSI CMOS 图像传感器工艺流程图：涵盖从前端像素制造、混合键合到后端收尾的端到端传感器集成全面概述。
• 40nm BSI CMOS 图像传感器背面晶圆减薄工艺流程：详细拆解完整减薄模块，包含机械研磨、双阶段 CMP、湿法蚀刻与表面钝化。

---

未来展望

随着 BSI 像素间距缩小至 1 微米以下，背面厚度控制面临更窄的工艺窗口。主要技术演进集中于：

• 集成 CMP 与等离子体补偿蚀刻：将 CMP 厚度映射图与下游局部等离子体蚀刻相结合，以补偿 300mm 晶圆上的残余空间不均匀性。
• 宽带多层光谱轮廓分析：将单波长干涉仪升级为宽带光谱算法，能够解析薄硅膜下方复杂介质堆叠的反射信号。
• 选择性化学抛光缓冲剂：开发在重掺杂外延硅停止层上表现出显著降低去除速率的抛光液配方，以提高最终剩余硅厚度均匀性。