在完整流程中的功能
在现代图像传感器制造中，背照式 (BSI) 架构已取代传统的前照式配置，以最大化光学填充因子并消除多层互连金属层对光线的阻挡 。在 40nm BSI CMOS 图像传感器 (CIS) 流程中，包含有源光电二极管阵列和读出电路的硅衬底被翻转，并通过氧化物-氧化物直接键合或混合金属-介质直接键合，与一个手柄晶圆键合在一起 , 。在混合键合之后，原始的硅供给衬底必须进行大幅度的背面减薄，以便光线能够直接进入其下方的钉扎光电二极管 。
两步式背面硅化学机械平坦化 (CMP) 工艺，在模块流程中被指定为步骤 296，代表了从初始粗机械研磨到后续背面表面处理之间的核心桥梁 , 。位于 40nm BSI CMOS 图像传感器背面晶圆减薄工艺流程 中，这个双阶段精密 CMP 模块接收一个经过粗略减薄的晶圆，该晶圆包含显著的亚表面机械损伤和大尺度的厚度不均匀性 , 。步骤 296 的主要功能是将背面表面从粗糙、损伤的硅状态，转变为一个光学平坦、晶格完美、纳米级厚度的硅薄膜，同时保持严格的总厚度变化 (TTV) 控制 , 。
一旦这两步式背面硅 CMP 步骤完成，晶圆将被传递到主要 40nm BSI CMOS 图像传感器工艺流程 中的后续步骤，包括表面钝化、抗反射涂层 (ARC) 沉积、背面沟槽隔离，以及彩色滤光片阵列和微透镜的形成 。如果在此时未能精确执行，残留的晶体损伤或厚度不均匀性将直接降低传感器的电光参数，例如暗电流和量子效率 。
Guided route · 结构导览
CIS Backside Si, CMP2 (target thickness adjust)
本文对应「40nm BSI 结构主线」第 4 站：减薄。6 站走完整条流程，每站附原理导读与 2.5D 截面演进。
- 1隔离
- 2感光结
- 3键合
- 4减薄本文对应
- 5分色
- 6聚光
上游输入状态
在进入两步式背面硅 CMP 模块之前，晶圆堆叠经历了几次机械、热学和化学操作，这些操作留下了独特的结构和表面特征 , ：
- 晶圆键合应变和翘曲：器件晶圆面对面对准键合到一个支撑载片晶圆或手柄晶圆上 。多层互连电介质、嵌入金属线和硅衬底之间热膨胀系数的差异会产生内部应力，导致整个晶圆翘曲和局部弯曲 , 。
- 亚表面损伤 (SSD)：先前的机械研磨步骤快速去除了大部分施主硅晶圆 。然而，激进的磨粒交互作用留下了微裂纹、位错环和延伸到研磨硅表面以下的严重晶格扰动 。
- 宏观总厚度变化 (TTV)：粗机械研磨虽然材料去除率高，但表现出固有的空间不均匀性 。输入的衬底呈现出非均匀的轮廓，例如跨晶圆直径的穹顶形或边缘快速变薄的厚度分布 。
- 边缘塌边和形貌：在背面研磨之前执行的边缘修整操作可防止减薄过程中晶圆边缘碎裂 。这在晶圆周边附近留下了一个台阶高度边界，并伴随着局部应力集中和后续 CMP 处理期间的抛光液流体动力学变化 , 。
两阶段 CMP 工艺必须系统地吸收这些输入的形貌不均匀性，剥离亚表面损伤层，并重新建立一个平行于内部光电二极管阵列的平坦平面 , 。
物理和化学机制
40nm BSI CIS 减薄机制依赖于表面氧化动力学、机械剪切力和光学计量控制之间的动态协同作用 , 。两阶段 CMP 方法解耦了高材料去除率 (MRR) 和原子级表面缺陷控制这两个相互竞争的要求 。
输入研磨晶圆 (高粗糙度及亚表面损伤)
│
▼
┌────────────────────────────────────────────────────────┐
│ 阶段 1: 体硅减薄与平坦化 │
│ • 碱性氧化-软化化学配方 │
│ • 高下压力机械磨粒剪切 │
│ • 多区载片压力补偿宏观 TTV │
└────────────────────────────────────────────────────────┘
│
▼
┌────────────────────────────────────────────────────────┐
│ 阶段 2: 精细抛光与损伤去除 │
│ • 低应力氧化硅/氧化铈胶体抛光液 │
│ • 去除残留微裂纹及位错 │
│ • 亚纳米级表面粗糙度 (Ra) 稳定化 │
└────────────────────────────────────────────────────────┘
│
▼
┌────────────────────────────────────────────────────────┐
│ 实时光学计量与终点控制 │
│ • 原位干涉测量/光谱反射率 │
│ • 多区压力/温度闭环控制 │
└────────────────────────────────────────────────────────┘
│
▼
适用于钝化和光刻的实用背面硅表面
阶段 1：体硅减薄与宏观平坦化
第一 CMP 阶段旨在实现高去除率，以消除有源光电二极管上方大部分残留硅，并平整宏观尺度的表面高度变化 。
- 化学氧化-软化：阶段 1 的抛光液采用碱性化学配方（高 pH 值），与元素硅表面发生反应 , 。氢氧根离子攻击硅晶格，形成一个软化的、水合的二氧化硅界面层 。
- 机械磨粒剪切：聚合物抛光垫与亚微米磨粒结合，施加下压力和相对速度，以剪切掉新形成的软化氧化层 。根据接触力学模型，材料去除是动态发生的：化学反应持续水化顶部原子单层，而机械接触则去除软化的材料 。
- 多区力控制：为了校正从背面研磨继承下来的穹顶形或空间 TTV 轮廓，抛光头上采用了独立加压的同轴压力区 。更高的气动背压被施加到较厚的晶圆区域，以增加局部机械去除率，从而平整宏观轮廓 , 。
阶段 2：精细抛光、损伤消除与微观平坦化
一旦阶段 1 将硅薄膜带入其接近工作厚度的窗口，阶段 2 便过渡到一个低应力、最小化缺陷的模式 。
- 亚表面损伤消除：阶段 2 的主要目标是温和地去除由机械研磨产生的残余晶格位错网络，同时不引入新的抛光划痕 。
- 抛光液化学-力学：阶段 2 使用悬浮在钝化化学配方中的超细胶体氧化硅或氧化铈颗粒 。化学蚀刻动力学被平衡以抑制微坑，而低机械下压力则防止磨粒划伤和微碎裂 。
- 表面粗糙度最小化：该阶段将平均表面粗糙度 ($R_a$) 降低到亚纳米级别，为高性能光学抗反射涂层和精密光学光刻建立光学平滑的表面 , 。
原位计量与终点检测
实现可靠的背面硅厚度控制需要在抛光过程中进行实时监控 。
- 干涉光谱反射：宽带或单色光通过抛光垫窗口照射到晶圆背面 , 。来自上部空气/硅界面和下方硅/介质界面的反射光波会相互干涉 , 。
- 薄膜干涉模型：光谱反射率 $R$ 取决于薄膜厚度 $d$、折射率 $n$ 和入射光相位 $\beta$，定性描述如下：
$$\beta = \frac{2\pi \cdot n \cdot d}{\lambda}$$
随着硅层减薄，相位偏移周期性地变化，产生正弦干涉信号 , 。算法实时处理这些光谱条纹，计算剩余硅厚度，并在达到目标硅薄膜厚度时动态触发抛光停止指令 , 。
下游影响与故障传播
在两阶段背面硅 CMP 步骤中的工艺变化或裕度不足，会直接传播到下游模块性能和整体芯片良率 , ：
+------------------------------------+---------------------------------------------------+---------------------------------------------------------+
| CMP 缺陷/不均匀性 | 直接物理后果 | 下游器件失效模式 |
+------------------------------------+---------------------------------------------------+---------------------------------------------------------+
| 硅厚度不均匀性 (高 TTV/LTV) | 跨阵列的光学吸收路径长度空间变化 | 像素间量子效率变化及色彩串扰 (工程实践) |
+------------------------------------+---------------------------------------------------+---------------------------------------------------------+
| 未去除的亚表面损伤 (SSD) | 有源硅中高密度晶格位错和陷阱 | 高暗电流、热像素及过度的暗随机噪声 (工程实践) |
+------------------------------------+---------------------------------------------------+---------------------------------------------------------+
| 高表面微粗糙度 | 入射光子在背面硅表面的散射 | 总透光率降低及峰值灵敏度下降 (工程实践) |
+------------------------------------+---------------------------------------------------+---------------------------------------------------------+
| 局部过抛光/穿透 | 穿透或侵蚀进入有源光电二极管结构 | 完全像素失效、短路或灾难性良率损失 [A2] |
+------------------------------------+---------------------------------------------------+---------------------------------------------------------+
| 过度剪切应力 | 传递到键合界面的机械应变 | 界面分层或键合焊盘微裂纹 [A1], [A4] |
+------------------------------------+---------------------------------------------------+---------------------------------------------------------+
光学透射率与量子效率
硅具有与光子能量相关的有限光学吸收深度 (工程实践)。如果背面硅厚度控制失效，跨光电二极管阵列的非均匀硅厚度会导致光吸收的局部变化 。较厚的硅区域在短波长光线到达有源电荷收集区之前就将其吸收，从而降低灵敏度；而过薄的区域则允许长波长光线完全穿过有源层，导致红/近红外响应损失 。
暗电流与白像素
亚表面机械损伤可作为金属杂质的汇点，并在带隙内生成大量中隙态陷阱 。如果阶段 2 CMP 未能完全去除受损的晶格层，即使在完全黑暗的环境下，热生电子-空穴对也会流入光电二极管存储节点 。这在下游表现为高暗电流、暗电流散粒噪声以及在弱光环境下降低图像质量的局部“白像素”缺陷 (工程实践)。
光刻焦深限制
后续制造步骤包括光刻以图案化背面深沟槽隔离 (BDTI)、彩色滤光片网格和微透镜阵列 。光刻扫描仪需要一个非常平坦的焦平面 。高的局部厚度变化 (LTV) 或严重的边缘塌边会使局部成像平面扭曲超出扫描仪的焦深，导致图案桥连形成、线宽变化或彩色滤光片结构对准不良 , 。
实际操作步骤
在运行的 40nm BSI CIS 制造序列中，执行此双阶段工艺需要抛光头的运动学、抛光液流动状态和原位计量反馈之间的精确同步 , 。
要探索此操作在交互式制造序列中的位置，请查看详细的步骤文档：
在步骤 296 的执行过程中，键合晶圆被面朝下装到多区载头上，并压在聚氨酯抛光垫上 。引入阶段 1 的高速率抛光液，以快速消除背面研磨损伤表面，同时多区载头压力分布动态调整以消除宏观 TTV , 。当集成的光学计量系统检测到接近的目标厚度时，设备会自动切换抛光台或抛光液供应到阶段 2 的化学配方 , 。阶段 2 降低下压力以进行温和抛光，去除微观划痕缺陷，并在 CMP 后化学清洗之前稳定硅表面 。
相关学习路径
要进一步了解背面晶圆减薄如何与先进图像传感器中相邻的集成模块交互，请探索以下工艺流程图文章：
- 40nm BSI CMOS 图像传感器工艺流程图：涵盖从前端像素制造和混合键合到后端处理及模块完成的端到端制造序列的全面概述 。
- 40nm BSI CMOS 图像传感器背面晶圆减薄工艺流程：详细阐述完整减薄模块，涵盖边缘修整、粗机械研磨、双阶段 CMP、选择性湿法蚀刻和表面钝化 。
未来展望
随着 BSI 技术扩展到亚微米像素间距和多层 3D 堆叠图像传感器，传统的两阶段背面 CMP 面临着更严格的工艺窗口约束 , 。先进的减薄开发聚焦于几个关键创新：
- 集成 CMP 与补偿性蚀刻：将 CMP 工具直接与下游选择性干法或湿法蚀刻系统耦合 。高分辨率的 CMP 后厚度图被前馈到局部等离子体蚀刻系统，该系统利用微区热场控制或可变边缘环高度调整，以补偿残留的 CMP 不均匀性 。
- 多波长原位光谱轮廓分析：将光学终点系统从单波长干涉仪升级为先进的宽带光谱匹配 , 。这使得即使在抛光液浑浊和底层像素布局引起光衍射的情况下，也能实时提取硅薄膜厚度和复杂的多层介质界面信息 , 。
- 原子级选择性化学停止层：从定时或光学终点抛光控制，过渡到自限性化学抛光配方，该配方可自动停止在嵌入的硼掺杂硅外延层或埋氧界面上，确保整个 300mm 晶圆上绝对的厚度均匀性 。