DIBL 和短沟道效应是一回事吗?
漏致势垒降低(DIBL)是一种短沟道静电效应,不是沟道变短后所有现象的统称。区分两者,先看比较时改变了什么:阈值滚降是在固定漏偏置下比较不同沟道长度的器件;DIBL 则是在同一个器件上改变漏偏置。沟道变短可能增强漏端影响,但改变长度与改变偏置是两个不同的实验。
以 n 沟道器件为例,漏偏置增大可能降低限制电子注入的源端势垒。在相同栅偏置下,更多电子因此进入沟道。这解释了为什么没有更换栅材料,一个看似关断的晶体管也可能流过更大的电流。
Process map · 流程地图
看源端势垒,不只看漏端电场
栅极通过影响沟道电势控制导电。在足够长的器件中,漏极对源端势垒的影响相对较小。沟道变短后,源、漏和体区的边界共同使静电问题呈现多维性质,漏极也能参与降低原本希望主要由栅极控制的势垒。
这不等于“漏端峰值电场就是势垒”。势垒是载流子注入时面对的能量障碍;局部电场描述电势怎样随位置变化。因此,缓和一个局部电场峰值,并不能自动恢复栅极对源端势垒的控制。
分开比较的坐标轴
| 观察对象 | 改变什么? | 能说明什么? |
|---|---|---|
| 阈值滚降 | 沟道长度,并明确其余比较条件 | 阈值对器件长度的敏感程度 |
| DIBL | 同一器件的漏偏置 | 源端势垒及提取阈值对漏端的敏感程度 |
| 亚阈值摆幅 | 一条转移曲线中的栅偏置 | 电流改变一个数量级需要多少栅偏置变化 |
| 栅漏电 | 穿过栅介质的电流 | 与源漏亚阈值导电不同的电流路径 |
短沟道静电关系可能同时影响表中几项,但不代表这些测量可以互换。同样,速度饱和讨论的是载流子输运,不应当作势垒降低的同义词。
怎样读 DIBL 比较,避免过度归因
对于 n 沟道器件,一种常见的正值约定,是用提取阈值的下降量除以漏偏置的增加量。两个阈值必须使用相同提取定义。把变化归因于漏偏置之前,还应保持体偏置、温度和器件几何等比较条件一致。
比较同一器件的两条转移曲线。如果较高漏偏置的曲线在亚阈值区域向较低栅偏置方向移动,这与漏端影响势垒的解释一致。但仅在任意一个栅电压处观察到电流差异还不够,曲线形状、提取方式及其他漏电路径也需要考虑。这是一种阅读方法,不表示网站工艺示意图包含电学测量结果。
为什么一项工艺改变不能解决全部现象
更强的栅耦合与合适的沟道几何,有助于减弱不期望的漏端影响。在平面器件示例中,体区一侧的局部掺杂也能影响静电控制,同时带来散射、电容和波动等其他效应。轻掺杂延伸区作用于电流路径的另一部分,还可能增加电阻。LDD 与 Halo 比较进一步区分这些作用。
改变有效栅功函数可以移动名义阈值,却不能由此证明漏端已经失去对势垒的影响。两种器件在一个条件下阈值相同,DIBL 仍可能不同。栅功函数与沟道掺杂解释了为什么相同电学结果不意味着相同原因。
多栅结构通过几何增强栅控制,但提到 FinFET,并不能证明某个注入或沉积步骤能测量或解决 DIBL。真正需要比较的是明确条件下的完整电学结构。
把器件物理放回工艺地图
如果还不熟悉阈值的含义,可以先读阈值电压总论。然后在相关的 28nm 平面 Flow 概览中定位阱相关工序、栅形成和源漏模块,分别问:哪个操作改变半导体区域,哪个建立栅耦合,哪个形成端子连接?
概览承接的是这项结构定位任务,不提供 DIBL 曲线、提取数值或通用配方;详细 Step 仍保留各自权限限制。下一步真正要学会的是区分问题:设定名义阈值、限制漏端影响、降低连接电阻彼此相关,但其中一项成功,不能证明其余两项也已经解决。
来源
参考来源
Modern Semiconductor Devices for Integrated Circuits - MOSFETs in ICs
Chenming Hu
Modern Semiconductor Devices for Integrated Circuits · Ch7 MOSFETs in ICs