在完整流程中的角色
在40纳米背照式（BSI）互补金属氧化物半导体（CMOS）图像传感器（CIS）的制造流程中，背侧衬底接触集成模块——通常称为SBST_CONT模块——位于背侧衬底减薄/平坦化与背侧金属化之间的关键位置 。该模块接收的晶圆，其正面有源光电二极管阵列已经形成，原始生长衬底已通过机械和化学方法减薄至受控的残余厚度，并且背侧表面已通过钝化和表面处理步骤进行了准备 。该模块需要向下游交付的是一套电气功能正常、物理结构稳固的接触点，这些接触点将减薄后的背侧硅连接到背侧互连堆栈，从而实现衬底偏置、暗电流抑制，以及在某些架构中直接供电 。
40纳米 BSI CIS 平台采用钉扎光电二极管（PPD）作为主要感光元件 。这些光电二极管需要良好控制的衬底电位来钉扎表面费米能级，并抑制由界面产生-复合中心引起的暗电流 。如果没有可靠的背侧衬底接触，衬底浮置电位会发生漂移，PPD电荷转移效率会下降，图像拖影会增加 。因此，SBST_CONT模块不仅仅是一个欧姆接触形成步骤——它是一个对器件物理特性至关重要的集成节点，直接决定着量子效率、暗电流和动态范围 。
从工艺流的角度看，背侧衬底接触集成位于40nm BSI CMOS图像传感器背侧钝化集成工艺流程在减薄后的背侧硅上建立起表面钝化层之后 。它必须提供一个洁净、低电阻的接触界面，然后才能进行后续的背侧金属沉积和图案化步骤 。此阶段的接触形成质量会向前传递到每一个下游的电气表征和可靠性测试中 。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
Pre Litho Cleaning
在 40nm BSI CMOS Image Sensor 中，“40nm BSI CMOS Image Sensor backside substrate-contact integration process flow”对应 SBST_CONT 模块的第 310 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
进入状态与序列逻辑
上游依赖关系
当 SBST_CONT 模块工艺流程开始时，晶圆已经经历了几个关键的上游模块 （工程实践）。正面器件制造——包括 PPD 形成、传输栅极、复位栅极和多层金属化——已经完成 。晶圆已与处理或载片晶圆键合，进行了翻转，并且原始生长衬底已通过机械研磨和选择性化学蚀刻相结合的方式进行了减薄，停止在工程设计的蚀刻停止层上 。减薄之后，沉积了一层背侧钝化层，以抑制表面暗电流并提供受控的界面态密度 。
进入的表面状态至关重要 （工程实践）。自然氧化物的再生长、来自键合或处理的有机残留物，以及在前开式标准晶圆盒（FOUP）运输过程中积累的空气分子污染（AMC），都会共同降低接触质量 。预光刻清洗集成原则要求，任何进入光刻步骤的表面必须没有颗粒和化学污染，其水平不得影响光刻胶的粘附或引起图案化缺陷 。此处的清洗要求加倍重要，因为同一表面随后将接受用于形成接触的金属沉积 。
序列排序逻辑
SBST_CONT 模块工艺流程遵循一个紧密耦合的序列：表面清洗、接触开口的光刻图案化、蚀刻钝化/介质堆栈以暴露底层硅、蚀刻后表面的预光刻清洗、硅化物或阻挡金属沉积，以及用于形成接触的热退火 。此排序由几个物理限制决定：
1 （工程实践）。 清洗在光刻之前 — 表面上的任何颗粒或化学残留物都会导致光刻胶粘附失败或在接触开口中引起关键尺寸（CD）变化 。 2. 光刻在蚀刻之前 — 接触孔位置由光刻图案化定义；此处的对准偏差或 CD 变化会直接转化为接触电阻的变化 。 3. 蚀刻后清洗在金属沉积之前 — 蚀刻工艺会在接触底部留下聚合物残留物和受损的硅；这些必须在硅化物形成或金属阻挡层沉积之前去除 。 4. 通过表面准备控制硅化物形成 — 在接触界面形成的任何硅化物的相和质量，关键取决于暴露硅表面的洁净度和化学状态 。
这种序列逻辑确保每个步骤接收到的表面状态与其物理和化学要求兼容，并且没有步骤会引入无法在下游恢复的损伤 （工程实践）。
物理与化学机理
表面清洗与氧化物去除
背侧衬底接触形成中的根本挑战是在蚀穿介质堆栈的接触孔底部获得原子级洁净的硅表面 。天然二氧化硅（SiO₂）会在接触环境大气或工艺环境中残留水分时，在任何暴露的硅表面上再生长 。即使只有几个原子层厚，这种氧化物层也会充当隧穿势垒，增加接触电阻，并可能阻止可靠的硅化物成核 。
采用两种互补的清洗机制 （工程实践）。第一种是使用惰性气体（通常为氩气）等离子体进行物理轰击，通过离子冲击动量转移溅射去除有机残留物并部分去除原生氧化物 。然而，纯物理溅射会在硅衬底中引入晶格损伤——尤其是在 n 型硅中——产生深能级缺陷，这会降低肖特基势垒特性并增加接触电阻 。第二种机制是使用远程等离子体产生的反应性氟物质进行选择性化学蚀刻 。在 Siconi™ 方法中，氟化铵（NH₄F）基反应性物质选择性地与 SiO₂ 反应，形成挥发性或可升华的盐，例如六氟硅酸铵（(NH₄)₂SiF₆），然后通过受控的热条件进行升华去除 。这种化学途径去除了氧化物而不会轰击硅晶格，保持了表面结晶度 。
物理和化学清洗的结合利用了它们的互补优势：Ar 等离子体处理有机污染物和粗糙的氧化物，而选择性化学蚀刻则以最小的衬底损伤去除残留的原生氧化物 。这种选择性的物理基础在于，与结晶硅相比，SiO₂ 与含氟物质的反应性更高，再加上远程等离子体配置特有的低离子能量 。
接触形成与硅化物物理
一旦硅表面暴露并清洁，就必须形成接触 。在 40 纳米 BSI CIS 中，通常采用后硅化物集成方案，沉积一层钛（Ti）层和一层氮化钛（TiN）阻挡层，然后进行热退火以在接触底部形成硅化钛（TiSiₓ） 。硅化物的形成受固态反应动力学控制：钛原子在高温下扩散进入硅，反应形成具有低肖特基势垒高度和低比接触电阻率的金属硅化物相 。
金属-硅界面的肖特基势垒高度基本上由界面化学状态、金属功函数和硅掺杂浓度决定 。界面上的任何残留氧化物或污染物都会产生局部势垒，从而增加有效接触电阻 。这就是为什么清洗前序列如此关键的原因：它直接控制界面化学状态，而界面化学状态又决定了硅化物相的成核和最终的肖特基势垒高度 。
对于 40 纳米 BSI CIS 平台，接触必须实现低电阻和在包括热循环、偏压应力和长时间光照在内的工作条件下的高可靠性 。硅化物相在这些条件下的稳定性取决于初始形成质量，而这最终可以追溯到清洗前步骤 。
衬底偏置与器件物理
背侧衬底接触的功能不仅仅是简单的欧姆接触 。在 BSI CIS 中，减薄后的硅衬底是光子到达 PPD 阵列的入口路径 。衬底接触建立了影响整个光电二极管耗尽区电场分布的背侧电位 。设计良好的接触可确保衬底电位被牢固钉扎，产生稳定的电场，从而：
- 引导光生电子朝向 PPD 存储区域
- 抑制电子扩散到衬底体区（减少串扰）
- 最小化背侧表面的暗电流产生
钉扎光电二极管结构依赖于重掺杂的 p+ 表面层来钉扎 Si-SiO₂ 界面处的费米能级，从而抑制来自界面态的暗电流 。背侧衬底接触必须与此钉扎效应兼容——它不得引入会干扰钉扎电位的载流子或缺陷 。具有高电阻或不稳定硅化物相的不良接触会产生局部电位波动，这些波动会通过衬底传播，从而降低整个像素阵列的暗电流均匀性 。
接口与失效传播
向上权衡：清洗损伤 vs [P1]. 接触电阻
SBST_CONT 模块位于一个权衡的十字路口 （工程实践）。激进的物理清洗（更高的 Ar 等离子体强度）会去除更多氧化物和有机残留物，但会在硅中引入更多晶格损伤，这会降低硅化物成核质量并增加接触电阻 。相反，仅使用温和的化学清洗可以保持晶格，但可能无法在高深宽比的接触孔中充分去除氧化物，同样会降低接触电阻 。最佳工作点平衡了这些相反的效果 （工程实践）。
当清洗前处理不充分时，原生氧化物残留物会留在接触底部 。在随后的热退火过程中，这种氧化物会抑制均匀的硅化物形成，导致混合相或不完全的硅化物区域 。这些有缺陷的界面呈现出更高且更多变的接触电阻，直接降低了衬底偏置的有效性，并增加了整个像素阵列的暗电流非均匀性 。
向下游传导的后果：良率与可靠性
接触电阻的变化通过几种机制导致良率损失 。如果衬底接触表现出高电阻，衬底电位会浮动，PPD 电荷转移变得不完整，导致图像拖影——一种可见的伪影，即一帧的残余电荷会持续到下一帧 。此外，整个阵列上的可变衬底电位会产生像素间的暗电流变化，可观察为固定模式噪声 。
可靠性失效也源自此模块 （工程实践）。不完全的硅化物形成或界面污染会在偏压应力下产生局部热点，导致随时间变化的介电击穿或硅化物退化 。AMC 残留物——特别是在晶圆传输过程中被困在 FOUP 中的腐蚀性物质如氟化氢（HF）——可以在工艺步骤之间与暴露的硅或金属表面反应，引入标准清洗无法去除的污染物 。这种污染可能无法立即检测到，但会在器件工作期间表现为潜在的可靠性失效 。
横向接口：钝化与金属化
接触模块与背侧钝化层横向接口，钝化层必须被图案化以打开接触窗口，同时不损伤周围的钝化层 。接触孔形成过程中的过度蚀刻会损坏钝化层，降低其暗电流抑制功能 。蚀刻不足会在接触底部留下残余介质，阻碍硅化物形成 。因此，介质堆栈与底层硅之间的蚀刻选择性是一个关键参数——它必须足够高以保护硅表面，同时完全清除介质 。
在下游方面，接触模块与背侧金属化接口 。硅化物接触表面必须光滑、清洁且相均匀，以确保与后续沉积金属层的可靠粘附和低界面电阻 。此界面的任何粗糙度或污染都会引入额外的串联电阻和潜在的脱层点 。
实际模块体验
40 纳米 BSI CMOS 图像传感器背侧衬底接触集成的详细逐步工艺流程图可以在交互式工艺流环境中探索 。要查看精确的操作顺序——包括预光刻清洗步骤、光刻、蚀刻、蚀刻后清洗和金属沉积——在交互式流程中打开 SBST_CONT 步骤 310 。
此交互式资源允许工程师和学生追踪每一步的上下文，理解进入状态、处理操作和退出状态如何链接成一个完整的模块 （工程实践）。该流程置于更广泛的40纳米BSI CMOS图像传感器工艺流程之中，该流程提供了从正面器件制造到背侧减薄、钝化、接触形成和最终金属化的端到端集成背景 。
与相邻模块的接口
SBST_CONT 模块并非孤立存在 （工程实践）。其上游邻居——背侧钝化模块——建立了接触模块必须保持的表面化学状态和暗电流抑制 。40nm BSI CMOS图像传感器背侧钝化集成工艺流程定义了必须被蚀刻穿以形成接触孔的介质堆栈，以及必须围绕每个接触开口保持的表面钝化质量 。
在下游，接触模块馈入背侧金属互连的形成 。接触表面质量直接决定了背侧金属堆栈的界面电阻和粘附可靠性 。在采用背侧供电的架构中——类似于为逻辑器件描述的选择性深凹槽源/漏结构 ——衬底接触也可能用作电源轨连接，进一步提升了其电阻和可靠性要求。
横向来看，接触模块必须与40nm BSI CMOS图像传感器遮光层与孔径格栅集成工艺流程兼容，该流程定义了防止杂散光到达非目标像素的光学隔离结构 。接触形成过程中形成的金属沉积物不得干扰遮光层几何形状，也不得产生会损害光学串扰性能的反射表面 。
相关学习路径
邻近吸杂与缺陷工程
理解衬底接触质量需要了解硅缺陷的概况 。用于邻近吸杂的烃类分子离子注入会在深处产生缺陷阱，捕获金属杂质（Fe, Cu, Ni, W）和氧，防止它们扩散到有源器件区域 。这些吸杂中心必须与背侧接触形成的热预算兼容——硅化物形成过程中的过度退火会破坏吸杂位点的稳定性并释放捕获的杂质，从而降低暗电流并增加白点缺陷密度 。因此，研究 SBST_CONT 模块的工程师也应考察吸杂集成原理，以理解控制接触退火条件的热预算约束 。
污染控制与晶圆传输
在 300mm 功率器件生产线中展示的 AMC 管理原则 直接适用于 40nm BSI CIS 制造。在蚀刻后清洗和金属沉积步骤之间，晶圆在 FOUP 中停留，其中吸附的污染物可能从晶圆盒壁解吸，并重新污染刚刚清洁的接触表面 。理解 FOUP 污染动态——包括停留时间、晶圆盒历史和环境条件的影响——对于维持 SBST_CONT 模块所需的表面清洁度至关重要 。工程师应研究晶圆载具污染监测文献，以了解跨模块污染控制策略如何保护接触完整性 。
先进清洗与表面准备
针对氧化锗去除描述的卤素升华干法预清洗方法 说明了更广泛的选择性化学表面制备技术系列。虽然 40nm BSI CIS 平台主要针对硅表面采用 Ar/Siconi™ 组合清洗 ，但其基本原理——使用选择性化学反应去除氧化物同时保护衬底晶格——可跨材料系统移植。对 SBST_CONT 模块感兴趣的工程师应探索相邻的清洗技术，以全面理解表面制备物理 （工程实践）。
未来展望
40 纳米 BSI CIS 平台持续演进，背侧衬底接触集成模块面临着几个新兴挑战和研究方向 。
3D 堆叠与混合键合 正在重塑衬底接触的格局 。随着芯片到晶圆混合键合在 BSI 图像传感器中变得更加普遍 ，衬底接触必须在单独键合的芯片上形成，而不是在整个晶圆上，这引入了新的均匀性和工艺窗口挑战。键合芯片间的总厚度变化（TTV）直接影响接触深度的均匀性，而背侧减薄过程中使用的保护层必须与后续的接触形成步骤兼容 。
背侧供电 是一种新兴架构，其中衬底接触承担双重任务，既是偏置接触又是电源轨 。这要求更低的接触电阻和更高的载流能力，将硅化物形成和预清洗要求推向更激进的工艺窗口 。深凹槽源/漏概念，虽然是为逻辑晶体管开发的，但指明了背侧接触工程演进的方向——朝向更大的接触面积和更短的电流路径 。
由 3D 堆叠约束驱动的减小的热预算 限制了可用于硅化物形成的退火温度 。这有利于低温硅化物相，并对表面准备质量提出了更高的要求，因为清洁的表面可以在较低温度下形成良好的硅化物，而受污染的表面则不能 。邻近吸杂结构 也必须设计为在这些减小的热预算下保持稳定。
先进的清洗化学方法 正在持续开发 （工程实践）。物理和选择性化学清洗的结合 代表了当前的技术水平，但未来几代可能会采用新型反应性物质、原位监控或无等离子体方法，以实现更高的选择性和更低的损伤。清洗步骤与光刻的集成——确保图案保真度的预光刻清洗集成原则——随着接触 CD 尺寸的持续缩小将变得越来越关键 。
参考文献
- 用于先进图像传感器中可靠 TiSiₓ 接触的附加 Siconi™ 预清洗 (2019)
- CCD 和 CMOS 图像传感器钉扎光电二极管综述 (2014)
- 全自动 300 mm 功率生产线中的晶圆载具污染分析与监控实验 (2021)
- 使用烃类分子离子注入的 CMOS 图像传感器邻近吸杂技术综述 (2019)
- 硅 VLSI 技术 (2000)
- 通过芯片到晶圆型混合键合连接的单个芯片后衬底减薄方案 (2023, US-2025194268-A1)
- 用于直接背侧电源轨接触的选择性深凹槽源/漏结构 (2023, US-2025212513-A1)
- 氧化锗预清洗模块与工艺 (2014, US-2016192502-A1)