在整个流程中的角色
40nm BSI CMOS图像传感器的双栅氧化层（DGOX）集成模块在整体前段工艺（FEOL）流程中占据着核心地位 。它充当了有源区定义（浅槽隔离（STI）和阱注入已为像素及外围器件建立了衬底基础）与后续栅极堆叠结构形成之间的桥梁 。该模块的主要功能是在同一晶圆上形成两种不同的栅氧化层厚度：一种针对较低电压的外围逻辑晶体管进行优化，另一种则针对需要与钉扎光电二极管（PPD）和浮动扩散（FD）节点接口的、工作电压更高的像素传输和复位晶体管 。这种40nm双栅氧化层集成方案确保两类器件能够在单一的40nm BSI CMOS图像传感器芯片上共存，而不会损害任一种器件的电学完整性 。
该模块从上游接收到的硅表面，已经历了STI形成、阱注入和初始阈值调整注入 。该表面可能带有先前离子注入步骤残留的损伤，并可能覆盖着一层薄薄的、已暴露于多次注入工艺的屏蔽氧化层 。它需要向下游交付的，是一个清洁的、特性明确的、准备好接收多晶硅栅极沉积的双厚度氧化层 。此氧化层的质量直接决定了阈值电压的均匀性、栅极漏电流和界面陷阱密度——所有这些都会最终影响图像传感器的暗电流、转换增益和读出噪声 。
在更广泛的 40nm BSI CMOS 图像传感器工艺流程 中，DGOX模块位于隔离/阱形成与栅电极沉积之间 。其输出状态为像素阵列和外围读出电路中的所有后续晶体管设定了基线 。栅氧化层中的任何瑕疵——无论是来自污染、厚度不均匀还是界面态的产生——都将表现为器件性能的退化，且无法在后续流程中纠正 。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
Sacrificial Oxidation
在 40nm BSI CMOS Image Sensor 中，“40nm BSI CMOS Image Sensor dual gate-oxide integration process flow”对应 DGOX 模块的第 69 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
进入状态与流程逻辑
上游依赖关系
当DGOX模块开始时，晶圆已完成有源区图形化、STI填充与平坦化以及阱/沟道注入序列 。在此阶段，硅表面通常覆盖有一层薄的牺牲氧化层或屏蔽氧化层，用于在先前的注入步骤中保护有源区 。然而，此氧化层已积累了注入损伤、嵌入的杂质以及来自光刻胶工艺的潜在污染 。根据牺牲氧化层集成原理，必须去除这个受损的氧化层，并用在受控条件下生长的新鲜、高质量热氧化层替代 。
40nm BSI CMOS图像传感器的流程逻辑要求对热工艺步骤进行谨慎排序 。由于后续的高温操作（例如源/漏激活退火）将驱动掺杂剂再分布，栅氧化层的生长热预算必须足以生长高质量的SiO₂，但又需足够受控，以避免已注入阱区中掺杂剂的过度扩散 。氧化层质量与掺杂剂分布保持之间的这种权衡，是一个核心的集成挑战 。
下游交付
在DGOX模块完成后，晶圆进入栅极堆叠形成阶段 （工程实践）。 40nm BSI CMOS 图像传感器栅极堆叠集成工艺流程 依赖于一个具有两种精确厚度氧化层、厚氧化层与薄氧化层区域之间厚度过渡陡峭、且界面缺陷密度极低的表面 。多晶硅栅电极将在两种氧化层厚度上进行保形沉积，因此DGOX边界处的任何形貌不连续性都可能导致栅极图形化问题或后续侧墙形成异常 。
厚氧化层区域支持像素晶体管所需的高工作电压——特别是必须完全耗尽PPD的传输栅极和控制FD电位的复位栅极 。薄氧化层区域服务于外围逻辑晶体管，这些晶体管为追求速度和能效而在较低电压下工作 。在单个芯片上共存这两种氧化层厚度，是DGOX模块工艺流程的决定性特征 。
物理与化学机制
牺牲氧化层去除与表面准备
DGOX序列中的第一个机制是去除现有的屏蔽或缓冲氧化层 （工程实践）。这通过湿法化学刻蚀完成，通常使用基于氢氟酸（HF）的溶液，该溶液通过打破Si–O键并形成可溶的氟化硅络合物来溶解SiO₂ 。刻蚀是各向同性的，会消耗掉受损的氧化层，暴露出新鲜的硅表面 。此步骤至关重要，因为先前的氧化层含有注入引起的损伤、嵌入的掺杂剂物种和有机残留物，这些都会降低后续生长的栅氧化层的质量 。
在氧化层去除之后，一个清洗序列会去除颗粒污染、金属残留物以及自然氧化物再生长 （工程实践）。目标是呈现一个原子级清洁的硅表面以进行氧化 。在此阶段，任何残留的金属污染都会被掺入生长中的栅氧化层，在硅带隙中产生深能级陷阱，从而在最终图像传感器中增加暗电流和白色像素缺陷 。
热氧化层生长
栅氧化层通过硅的热氧化形成，过程中氧化剂——无论是干法氧化中的分子氧还是湿法氧化中的水蒸气——扩散通过不断生长的氧化层，并在Si–SiO₂界面处发生反应 。该反应消耗衬底中的硅并产生SiO₂，氧化层同时向原始硅表面以上和以下生长 。氧化动力学遵循线性与抛物线速率定律的组合：在氧化层较薄时，反应速率受界面处表面反应限制（线性区），而氧化层较厚时，氧化剂通过现有氧化层的扩散成为限速步骤（抛物线区） 。
对于40nm BSI CMOS图像传感器，像素晶体管所需的厚栅氧化层需要比外围逻辑所需的薄栅氧化层更长或更高温度的氧化 。DGOX模块工艺流程必须先生长厚氧化层，然后通过光刻和湿法刻蚀选择性地将其从薄氧化层区域去除，最后在暴露的区域生长薄氧化层 。这种两步氧化序列形成了双厚度结构 。
界面质量与MOS物理
Si–SiO₂界面质量直接影响MOS电容器和晶体管的行为 。界面态——界面处的悬挂键和结构缺陷——作为电荷陷阱，会移动平带电压，增加阈值电压的变异性，并导致低频噪声（1/f噪声） 。平带电压公式 V_{fb} = \psi_g - \psi_s，其中 \psi_g 是栅极功函数，\psi_s 是半导体功函数，定义了表面电场为零时的参考条件 。氧化层中的任何固定电荷或界面电荷都会移动此参考点并改变阈值电压 。
MOS电压平衡方程 V_g - V_{fb} = \phi_s + V_{ox} 描述了栅极电压如何在氧化层电压 V_{ox} 和半导体表面势 \phi_s 之间分配 。在40nm BSI CMOS图像传感器的背景下，此关系至关重要，因为像素传输栅极必须实现从PPD到FD节点的完全电荷传输 。不完全传输会导致图像延迟，而传输栅极边缘过高的界面陷阱密度会产生势垒，捕获残余电荷 。
牺牲氧化层与损伤工程
牺牲氧化层集成原理的概念超越了简单的表面清洁 （工程实践）。可以有意识地生长一个牺牲氧化层并将其去除，以消耗一层受损的硅衬底 。通过屏蔽氧化层进行的离子注入会在近表面硅中产生晶体损伤；生长牺牲氧化层会消耗这种受损的硅，将其转化为SiO₂，然后通过刻蚀去除 。这为最终的栅氧化层生长留下了更高质量的晶体硅表面 。
在40nm BSI CMOS图像传感器流程中，这种方法尤为重要，因为像素光电二极管直接位于传输栅极区域的栅氧化层下方 。表面残留的任何晶体损伤都会引入产生-复合中心，增加PPD中的暗电流，直接降低传感器性能 。
接口与失效传播
DGOX边界与形貌效应
厚和薄栅氧化层区域之间的物理边界在表面形貌上形成了一个台阶 。必须控制这个台阶，因为它会影响多晶硅栅极沉积的保形性和后续刻蚀的均匀性 。如果台阶过于陡峭，多晶硅可能在过渡区变薄，形成易击穿的栅电极薄弱点 。如果过渡过于平缓，边界附近的有效沟道长度可能偏离设计意图，导致像素和外围晶体管之间的阈值电压失配 。
界面陷阱密度与暗电流
像素区域的Si–SiO₂界面特别容易受到陷阱密度的影响，因为PPD结构依赖于表面电势钉扎来抑制暗电流 。一个重掺杂的p+表面层将费米能级钉扎在价带附近，从而降低了表面产生率 。然而，如果栅氧化层生长过程引入了额外的界面态——通过污染、氧化不充分或不适当的预氧化清洗——钉扎效应会被削弱，暗电流增加 。
界面质量与传感器性能之间的关系是方向性的：更高的界面陷阱密度导致更高的暗电流，从而降低信噪比并损害低光照成像性能 。在40nm BSI CMOS图像传感器中，量子效率和噪声性能至关重要，这种权衡使DGOX模块成为最终图像质量的关键决定因素 。
金属污染与吸杂
在DGOX模块的任何步骤中引入的金属杂质——无论是来自清洗化学品、氧化环境还是操作过程——都会在硅带隙中产生深能级陷阱 。这些陷阱充当产生-复合中心，增加暗电流和亮点缺陷 。在热预算降低的先进CMOS图像传感器中，基于氧沉淀的传统本征吸杂效果不佳，因为没有足够的热能使氧沉淀成核和生长 。
诸如碳氢分子离子注入之类的邻近吸杂技术，可以在器件有源区附近创建吸杂中心，在后续的热处理过程中捕获金属杂质 。虽然这种技术通常在DGOX模块之前应用，但其有效性取决于包含栅氧化层生长步骤的热序列 。DGOX热预算必须与吸杂策略兼容，以确保杂质被捕获，而不是被驱入更深的活性区域 。
氧化层厚度均匀性与阈值电压控制
厚或薄栅氧化层的厚度不均匀性会直接转化为整个晶圆上的阈值电压变化 。在像素阵列中，传输栅极的阈值电压变化会导致像素间响应不均匀，在图像中表现为固定模式噪声 。在外围逻辑中，阈值变化会影响读出电路的线性度和时序精度 。因此，DGOX模块必须在两种氧化层区域上实现严格的厚度均匀性，这需要仔细控制整个晶圆上的氧化温度、环境成分和压力均匀性 。
对BSI工艺的下游影响
在背照式（BSI）CMOS图像传感器中，晶圆最终会被翻转、从背面减薄，并加工形成光接收表面 。正面栅氧化层和栅极堆叠仍然是所有像素和外围晶体管的电学接口 。在DGOX模块期间引入的任何缺陷都会在此阶段被锁定，无法通过背面工艺修复 。这种不可逆性提升了DGOX模块在整个工艺流程中的重要性 （工程实践）。
实际模块操作
交互式工艺流程图提供了在40nm BSI CMOS图像传感器工艺中如何执行DGOX模块的分步视图 。您可以在【在交互式流程中打开 DGOX 步骤 69】( /flow/cmn8sh4j800009gfq76l11kr0/step/cmn8shcvi003t9gfq0nsp2zab ) 中探索所涉及的具体操作，该操作显示了在完整集成环境中构成双栅氧化层形成的精确操作序列 。
走过这个模块，可以揭示牺牲氧化层去除、厚氧化层生长、光刻图形化、选择性氧化层刻蚀和薄氧化层生长之间的相互作用，这些操作共同构成了双厚度结构 。每一步都继承了前一步的约束：牺牲氧化层的质量决定了厚氧化层生长的硅表面条件；厚氧化层的质量决定了选择性去除的刻蚀轮廓；而刻蚀轮廓又决定了薄氧化层生长的表面条件 。
DGOX模块还与 40nm BSI CMOS 图像传感器像素及外围 NMOS 集成工艺流程 相互作用，因为栅氧化层厚度直接影响像素区和外围区NMOS的阈值电压和沟道电导 。在厚氧化层上工作的像素传输晶体管必须实现从PPD到FD的完全电荷传输，而在薄氧化层上工作的外围NMOS晶体管必须以低功耗提供高速读出 。
相关学习路径
对于希望加深理解40nm BSI CMOS图像传感器工艺流程的工程师和学生来说，以下几个相邻主题提供了互补的背景信息：
- 关于整体 40nm BSI CMOS 图像传感器工艺流程 的文章解释了DGOX模块如何融入完整的前段和后段工艺序列，从外延生长到金属互连形成 。
- 40nm BSI CMOS 图像传感器栅极堆叠集成工艺流程 的文章涵盖了DGOX模块之后立即发生的事情：多晶硅沉积、栅极图形化、侧墙形成以及定义源/漏区的注入序列 。
- 40nm BSI CMOS 图像传感器像素及外围 NMOS 集成工艺流程 的文章探讨了双栅氧化层厚度如何实现像素阵列与外围电路的不同NMOS器件设计，包括像素传输栅极性能与外围逻辑速度之间的权衡 。
孤立地理解DGOX模块是不够的；只有将其视为集成工艺序列的一部分时，其真正意义才会显现，在这个序列中，每一个热、化学和光刻步骤都限制了后续模块可用的选择 。
未来展望
随着40nm BSI CMOS图像传感器技术的持续发展，一些趋势正在塑造DGOX集成的未来 。首先，对更小像素尺寸的追求增加了像素性能对栅氧化层质量的敏感性，推动DGOX模块向着更严格的均匀性控制和更低的缺陷密度发展 。向三维堆叠图像传感器（像素阵列和读出电路在单独的晶圆上制造并通过键合连接）的过渡，可能最终会解耦像素和外围的栅氧化层要求，从而可能简化每个晶圆的DGOX模块 。
其次，高k栅介质在图像传感器外围逻辑中的应用——在先进逻辑节点中已确立——可能会进入图像传感器工艺领域，创造出一种混合DGOX结构，其中厚像素氧化层保持为SiO₂，而薄外围氧化层转变为高k/SiO₂堆叠 。这种演变将需要新的集成序列来管理两种介质系统之间的界面 。
第三，随着热预算缩减，诸如碳氢分子离子注入等邻近吸杂创新变得至关重要，DGOX模块必须设计为与这些吸杂策略兼容 。最后，如专利文献中所探讨的，全耗尽绝缘体上硅（FDSOI）衬底可能通过将像素晶体管与衬底隔离并消除某些泄漏路径，从根本上改变栅氧化层的要求 。这些发展确保了DGOX集成对于40nm BSI CMOS图像传感器及后续技术而言，仍将是一个动态且关键的工艺工程领域 。