在完整流程中的功能
在先进的多栅极架构中，从平面场效应晶体管向三维结构的转变代表了静电控制和沟道设计的根本性转变 。在14nm鳍式场效应晶体管（FinFET）制造序列中，硅鳍结构最初完全埋入浅槽隔离（STI）氧化物基体中，其前序步骤为高密度氧化物沉积和化学机械平坦化（CMP）。14nm 鳍回刻集成步骤是一个决定性的物理转变点，在此步骤中，这种共平面的硅与氧化物表面被选择性地转变为一系列暴露的、独立支撑的单晶硅沟道 。
FinFET 鳍暴露 14nm 工艺的主要功能目标是，相对于晶硅鳍，选择性地回刻 STI 电介质，从而在回刻后的氧化物平面上方暴露出精确的目标鳍高（$H_{fin}$）。此暴露高度定义了后续栅极电介质和功函数金属层所包裹的有效沟道宽度 [P2, T3]。缺少此步骤，栅电极将无法包裹垂直沟道的三个暴露侧面，从而丧失定义 FinFET 技术的优越栅极静电控制能力 [P2, T3]。
牺牲氧化物回刻集成步骤直接位于 STI 平坦化之后、牺牲栅极沉积和阱区离子注入之前，负责交付一个纯净的、结构上定义好的三维鳍轮廓 。它为所有后续的前段工艺（FEOL）操作建立了几何基准，包括沟道应变工程、穿通阻挡层掺杂和置换金属栅极（RMG）的形成 [P2, A2]。
Guided route · 结构导览
Fin Recess Etch
本文对应「14nm FinFET 结构主线」第 1 站：有源区。6 站走完整条流程，每站附原理导读与 2.5D 截面演进。
- 1有源区本文对应
- 2栅极坐标
- 3源漏
- 4最终栅
- 5接触
- 6后段交付
上游输入状态
在进入鳍回刻模块之前，晶圆会经历自上而下的图形化处理和电介质平坦化模块 。此步骤继承的输入状态呈现出独特的结构、材料和表面形貌特征：
- 平坦化的 STI 形貌：晶圆抵达时，单晶硅鳍完全浸没在高密度、热氧化或等离子体沉积的二氧化硅绝缘体中 。化学机械平坦化工艺已在形貌上将氧化物电介质打磨至与硅鳍顶部或残留的牺牲硬掩模层齐平 。
- 已图形化的鳍轮廓：输入的硅鳍已通过多重图形化技术（如自对准双重图形化（SADP）或自对准四重图形化（SAQP））进行图案化，以克服光学衍射极限 。因此，鳍继承了上游的线宽粗糙度（LWR）、微小的节距偏移变化，以及由高深宽比硅等离子体干法刻蚀步骤产生的轻微锥形垂直侧壁角度 [P1, P2]。
- 表面硬掩模和自然氧化物：浸没鳍的顶面可能残留有保护性的氮化硅或二氧化硅硬掩模帽层 [P1, A1]。此外，在回刻前暴露于环境空气或湿法清洗会在暴露的硅表面形成一层薄且不均匀的自然氧化层 。
- 次表面应力与损伤：来自上游 CMP 的高能机械剪切力，以及来自先前反应离子刻蚀（RIE）模块的高能离子轰击，会在顶部硅界面处留下微应变和细微的晶格位移损伤 [P1, T1]。
管理这些输入的界面条件至关重要，因为氧化物密度或残留硬掩模完整性的任何空间不均匀性都会直接扰动鳍回刻机制中的刻蚀前沿 [P1, P2]。
物理与化学机理
鳍回刻的核心机理依赖于在对晶硅实现近乎无限化学选择性的同时，实现亚纳米级跨晶圆回刻深度均匀性 [P1, T1]。该操作通常采用高度可控的等离子体干法刻蚀（或化学干法刻蚀）方案，有时辅以缓冲湿法化学清洗 [P1, T1]。
化学选择性及自由基-表面反应
在干法氧化物回刻方法中，含氟化学前驱体经过等离子体激发，生成活性氟自由基和反应性离子 。等离子体化学被精细调控，使得氟自由基选择性地断裂介电基质中的硅-氧（Si–O）键，形成挥发性四氟化硅气体物种，并持续从反应腔室中排出 。
为防止同时对暴露的晶硅鳍造成攻击，会在气相中引入钝化形成气体或特定的化学改性剂 。这些添加剂在单晶硅表面形成一层薄保护性聚合物层或钝化复合物 。这种动力学抑制机制将硅刻蚀速率降低至可忽略的水平，确保等离子体干法刻蚀在垂直和横向上去除氧化物的同时，不会消耗鳍宽或引起表面点蚀 [P1, T1]。
鳍修整与侧壁工程
除氧化物回刻外，先进的14nm集成模块通常包含一个目标明确的鳍修整阶段 [P1, P3]。由于亚衍射光刻可能导致鳍宽大于目标静电阈值，因此需要可控的亚纳米级表面去除 [P1, P3]。
从概念上讲，鳍修整借鉴了数字刻蚀原理，采用交替进行的自限步骤：一个温和的自限氧化阶段将精确的顶层单层硅转化为二氧化硅，随后是高度选择性的氧化物去除阶段 [P1, P3]。这个顺序反应循环将鳍减薄至最终的临界尺寸（CD），同时修复干刻侧壁损伤并显著平滑表面微观粗糙度 [P1, P3]。
输入状态 选择性氧化物回刻 鳍修整（数字刻蚀）
+---+ +---+ +---+ +---+ +--+ +--+
|Si | STI |Si | |Si | |Si | |Si| |Si|
| | Ox | | ====> | | 回刻后 | | ====> | | 回刻后 | |
| | | | +---+ 氧化物 +---+ +--+ 氧化物 +--+
+---+-----+---+ | |----------| | | |------------| |
回刻深度均匀性与深宽比相关现象
暴露的鳍高度严格由氧化物回刻前沿终止的垂直位置决定 。在密集阵列和孤立区域之间实现均匀的鳍高度需要减轻微负载和深宽比相关刻蚀（ARDE）效应 。在密集鳍阵列中，局部自由基消耗可能减慢氧化物刻蚀速度，导致高度差异 。现代工艺流程通过采用在扩散主导模式下运行的低压、高密度电感耦合等离子体（ICP）配置来缓解此问题 （工程实践）。
下游影响与失效传播
14nm 鳍回刻集成步骤是 FEOL 流程中的一个关键分水岭 。由于鳍高直接决定总沟道面积，回刻过程中的微小变化都会向下游工艺模块传播严重的电学和结构失效模式 [P2, T3]。
静电控制 vs （工程实践） 寄生电容
暴露深度决定了晶体管的物理沟道高度（$H_{fin}$）。回刻深度控制与电学器件特性之间的关系遵循不同的权衡：
- 回刻不足（氧化物去除不充分）：留下过高的氧化物基底，从而减小了暴露的鳍高度 。这会缩小有效有源沟道面积（$W_{eff} \approx 2 H_{fin} + W_{fin}$），直接导致开启状态驱动电流（$I_{on}$）和跨导（$g_m$）低于设计规格 [P2, T3]。
- 过刻（氧化物去除过多）：暴露了穿通阻挡层注入区下方重掺杂的亚鳍体硅 。栅电极包裹住这个未隔离的亚鳍区域，导致关态亚阈值泄漏电流（$I_{off}$）和漏致势垒降低（DIBL）增加 [P2, T3]。此外，暴露更深的亚鳍区域会增加栅极到衬底的寄生电容，降低高频开关速度 [P2, T3]。
轮廓退化与氧化物开槽
如果刻蚀化学作用表现出不均匀的方向性分量或选择性不足，则会在鳍-氧化物界面处产生严重的形态缺陷 [P2, A1]。
- 底部凸起与微开槽：活性刻蚀物种在鳍底角处的积累，可能会在 STI 氧化物中蚀刻出深的寄生微沟槽 [P2, A1]。在下游的置换金属栅极沉积过程中，栅极金属会填充这些微沟槽，形成局部电场集中区，导致栅极电介质过早击穿或无法抑制的寄生角泄漏 [P2, A1]。
- 鳍尖锐化：在鳍修整过程中，过度的各向同性刻蚀可能会过度消耗上方的鳍角，将矩形鳍截面转变为三角形或针状轮廓 [P1, P3]。尖锐的鳍尖会遭受局部电场拥挤，导致局部阈值电压（$V_t$）漂移和栅极电介质可靠性退化 [P2, T3]。
对源/漏外延的影响
在栅极图形化之后，暴露的有源鳍会进行源/漏抬升区的选择性外延生长（SEG），例如用于pFET的SiGe或用于nFET的SiP [P2, A1, A2]。如果鳍回刻步骤沿鳍基底留下残留的氧化物条带或不均匀的回刻高度，外延成核将会产生缺陷 [P2, A2]。这会导致堆垛层错、晶面扭曲或相邻鳍之间的灾难性外延桥接，严重降低接触电阻（$R_c$）和良率 [P1, A1, A2]。
实际操作步骤
在完整的14nm集成序列中，此步骤具体在有源鳍暴露模块中执行 。要查看此单元操作的确切结构转变、工艺参数和交互式3D模型，您可以在交互式流程中打开 FIN_RECESS 步骤 66 （工程实践）。
此步骤将衬底从平坦化的浅槽隔离过渡到有源3D鳍形貌，为后续的牺牲氧化物去除和阱区注入做好准备 。
相关学习路径
要了解鳍回刻工艺如何与制造流程的其他部分交互，请探索关于 14nm FinFET 工艺流程图 的全面指南，该指南详细介绍了从衬底制备到后段工艺（BEOL）互连的端到端集成逻辑 。
鳍回刻模块与几个相邻工艺步骤紧密协调运作：
- 间隔层定义鳍图形化：亚衍射光刻（SADP/SAQP）和高深宽比硅刻蚀，用于建立初始的鳍宽、节距和晶向 。
- 浅槽隔离（STI）模块：间隙填充电介质沉积、高温致密化退火和化学机械平坦化（CMP），用于在回刻前制备平坦的氧化物基体 。
- 穿通阻挡层（PTS）注入：在鳍回刻之前或之后进行的阱工程步骤，用于将重掺杂剂注入亚鳍区域，抑制次表面泄漏路径 [P2, T2]。
- 置换金属栅极（RMG）模块：先栅极工艺后沉积的高k栅极电介质（例如 $HfO_2$）和功函数金属叠层，共形包裹暴露的3D沟道轮廓 [P2, A1]。
未来展望
随着逻辑制程超越14nm节点进入亚3nm领域，传统的鳍回刻工艺正在发展以满足极端的尺寸要求 。
- 原子层刻蚀（ALE）：为克服传统等离子体干法刻蚀的局限性，采用基于循环、自限制气体-表面反应动力学的原子层刻蚀技术正被广泛采纳 [P1, P3]。ALE 能够实现埃级深度控制，在去除氧化物时不引入次表面晶格位移或等离子体损伤 [P1, P3]。
- 向纳米片和 GAA 架构的过渡：在环绕栅极（GAA）纳米片器件中，传统的鳍回刻步骤被牺牲SiGe层选择性回刻和纳米片释放工艺所取代 。然而，在14nm鳍回刻集成中建立的原子层刻蚀和表面钝化的基本物理原理，仍然是GAA沟道暴露的核心基础原则 [P1, P2]。
- 异质高迁移率沟道：先进节点探索将高迁移率沟道材料（如SiGe或III-V族化合物（InGaAs））集成到硅衬底上 [P1, P3, A2]。在这些异质沟道周围刻蚀隔离氧化物需要多重选择性干法刻蚀化学作用，能够同时保护复杂的化合物界面，同时精确控制暴露的沟道尺寸 [P1, P3, A2]。