介绍
随着集成电路不断向更小的工艺节点扩展，后段工艺(BEOL)互连系统的性能已成为最关键的瓶颈之一。传统上,二氧化硅(SiO₂)作为介质层(ILD)分离铜或铝金属线。然而,SiO₂的介电常数(k)约为3.9至4.5,随着布线间距的缩小,介质引入的寄生电阻-电容(RC)延迟和串扰噪声成为主要的性能限制因素。业界采纳的解决方案是开发和应用低k介质材料——一类具有介电常数低于SiO₂的绝缘体——以降低寄生电容,从而提高电路速度、降低动态功耗并减少相邻互连之间的信号干扰。材料的介电常数从根本上决定了导体之间储存的电场能量大小。降低k值直接降低相邻金属线之间的电容C,进而降低RC延迟(τ = RC)和串扰耦合能量。这不仅是增量式改进;在互连延迟与晶体管开关延迟相当或超过的先进节点,ILD材料的选择成为一阶设计和工艺决策。在众多已探索的低k候选材料中——包括氟硅酸玻璃(FSG)、氢硅倍半氧烷(HSQ)、甲基硅倍半氧烷(MSQ)、旋涂聚合物和各种多孔氧化物——由等离子体增强化学气相沉积(PECVD)沉积的碳掺杂氧化硅材料家族,统称为SiCOH,获得了最广泛的工业采用。在这个材料家族中,Black Diamond(BD)是应用材料公司对其CVD工艺处理的SiCOH介质的商标,是大规模制造中应用最广泛的低k材料之一。Black Diamond是一种硅-氧-碳-氢材料(SiOC:H),其中甲基(-CH₃)被并入Si–O网络中,破坏了致密的四面体硅酸盐结构,降低了网络密度和极化率。本文探讨了低k介质的基本物理原理、控制其形成的化学和工艺原理、其引入的集成和可靠性挑战,以及其角色从28nm平面工艺到亚7nm逻辑工艺的工艺节点演变。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
Low Temperature Anneal
在 40nm BSI CMOS Image Sensor 中，“low-k dielectric”对应 CONTACT 模块的第 148 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
物理和机制
为什么介电常数很重要
介电常数k(也写作相对介电率εᵣ)描述了材料对施加的电场的极化响应程度。在原子和分子水平上,极化来自电子极化率(电子云的位移)、离子极化率(正离子和负离子的相对位移)和取向极化率(永久偶极子的对齐)。在SiO₂这样致密、高度连接的材料中,所有这些机制都对相对较高的k值有贡献。要降低k,工程师必须降低单位体积内可极化键的数量和强度。有两种主要的物理策略:
1 (工程实践)。化学改性——用低极化率的键(如Si–C或Si–F)替代高极化率的Si–O键,或引入末端有机基团(例如–CH₃),破坏网络连通性并降低交叉链接密度。 2.孔隙率引入——在介质基体中引入纳米级空隙。由于空气的介电常数约为1.0,增加孔隙体积分数可有效降低复合介电常数趋向于1。
从致密SiO₂到SiCOH
在纯SiO₂中,每个硅原子位于由氧原子组成的四面体中心,形成高度交叉链接的致密网络。这种致密的键合环境支持强的电子和离子极化率。当以–CH₃基团形式引入碳时,这些基团充当网络终止剂:它们与硅成键但不能连接到相邻的硅原子,从而破坏连续的Si–O–Si网络。结果是一种密度更低、交叉链接连通性更低、因此极化率更低的材料——所有这些都降低了介电常数。SiCOH材料系统由PECVD使用有机硅前驱体(如四甲基环四硅氧烷(TMCTS))沉积,生成的薄膜含有多种键合环境:Si–O–Si、Si–CH₂–Si、Si–CH₂–O–Si和Si–Si键。等离子体分解前驱体分子,产生的碎片在基体表面重新组合形成交叉链接但密度较低的网络。嵌入这个无机骨架中的有机碎片是区别SiCOH与常规CVD氧化物的特征,也是其k值降低的直接化学来源。
孔形成剂路线实现极低k
对于需要更低k值的节点——称为极低k(ELK)——仅凭化学替代方法是不够的。业界开发了孔形成剂策略:牺牲有机相与SiCOH基体前驱体共沉积。在沉积后的热退火期间,有机孔形成剂碎片在热上变得不稳定,分解并从薄膜中挥发出去,留下纳米级孔隙。由此产生的多孔SiCOH薄膜实现了比其致密对应物更低的k值,因为孔隙充满空气(k≈1),降低了复合薄膜的有效介电常数。关键的物理洞察是孔隙体积分数、孔径分布和连通性决定了实现多少k值降低,同时控制了牺牲多少机械完整性。这种基本的权衡——更低的k需要更多孔隙,但更多孔隙降低了机械强度、硬度和弹性模量——是低k介质工程中的中心物理矛盾。
工艺原理
PECVD沉积化学
SiCOH和Black Diamond薄膜的主导制造工艺是PECVD,其中非平衡等离子体在远低于热CVD所需的基体温度下激活有机硅前驱体分子。等离子体将前驱体分解为反应活性碎片,这些碎片随后在晶圆表面重新结合并沉积形成介质薄膜。等离子体中前驱体分解的程度是关键的工艺手段:更激进的等离子体条件导致有机成分更大程度的碎裂,逐步将沉积的薄膜化学成分推向更类似氧化物、k值更高但机械强度更强的材料。相反,降低等离子体能量或离子轰击保持原位沉积薄膜中更多的有机特性(–CH₃基团、Si–C键),产生更低的k但机械网络也更脆弱。保留低极化率有机官能团和维持足够网络交叉链接以实现机械和热稳定性之间的平衡是主要的工艺化学权衡。
孔形成剂掺入和去除
当次级有机前驱体与TMCTS或类似的主干前驱体一起引入时,它被并入不断生长的薄膜。其有机碎片不形成永久Si–O主干的一部分,而是作为分散的畴存在于基体中。沉积后在升高温度下的退火驱动这些有机碎片的热诱导分解和外扩散。孔形成剂去除的速率和完整性取决于温度升温速率、退火环境和薄膜化学成分。不完全去除会留下残余碳,稍后可能降低电气性能或提供水分吸收的路径。过度激进的退火可能导致孔隙坍塌或对Si–O主干结构的不利变化。
旋涂沉积替代方案
除PECVD外,一些低k材料——包括MSQ、HSQ和各种聚合物基系统——通过类似于旋涂玻璃(SOG)工艺的旋涂技术沉积。在这种方法中,液体前驱体溶液旋涂到晶圆上,然后热固化。旋涂工艺提供组成灵活性,但通常产生机械强度较低、对水分敏感性高于PECVD沉积SiCOH薄膜的薄膜,限制了它们在先进节点大规模制造中的采用。
方向性参数效应
- 增加有机前驱体比例→较低k,机械刚度降低
- 增加孔形成剂负载→更高孔隙率,较低k,更大的机械脆弱性
- PECVD期间更高等离子体功率→更完全的有机碎裂→更高k,薄膜更强
- 更高退火温度→更完全的孔形成剂去除→较低残余碳,可能较低k,但存在孔隙坍塌风险
- 向旋涂配方添加交叉链接剂→改进的机械强度但k值降低有所代价
这些方向关系定义了工艺工程师必须导航的多维优化空间。
挑战和失效模式
机械脆弱性
与低k介质相关的最直接可靠性顾虑是其固有的机械弱点。随着介电常数通过引入孔隙和降低网络交叉链接密度而降低,薄膜的弹性模量和硬度相应下降。这在化学机械平坦化(CMP)期间产生重大问题,其中抛光垫对晶圆表面施加法向和剪切应力。机械硬度或粘合力不足的低k ILD可能在抛光浆液的侧向剪切力下开裂、在与铜扩散势垒(Ta/TaN)的界面处分层或断裂。使用连续刚度测量(CSM)的纳米压痕研究已成为量化Black Diamond和其他低k薄膜在多层Cu/Ta/TaN/低k堆栈中的弹性模量、硬度、断裂韧性和界面粘合力的重要手段。这些测量表明四个相互依赖的机械参数——弹性模量、硬度、断裂韧性和界面粘合力——共同决定了低k结构是否能在不失效的情况下存活CMP和后续热处理。
等离子体诱导损伤
在后段工艺图案化期间,低k介质薄膜暴露在用于蚀刻通孔和沟槽的反应等离子体化学中。这些等离子体——特别是那些含有氧或氢自由基的等离子体——可与SiCOH基体中的Si–C键和–CH₃基团反应,有效地从暴露侧壁的近表面区域剥离碳。这种碳耗尽将低k侧壁转化为更高k、更亲水的类似SiO₂的材料,这种现象被称为等离子体损伤或k值降低。受损层不仅增加了介质堆栈的有效k,而且还成为水分吸收的途径,进一步提高k值并降低长期可靠性。
水分吸收和可靠性降低
多孔低k薄膜特别容易吸收水分。水的介电常数约为80——比介质薄膜目标k高许多个数量级。即使少量水分吸收到多孔网络中也可显著增加有效k,抵消低k材料的优势。水还可催化与Si–O键的水解反应,导致薄膜化学成分逐步降低和金属线之间泄漏电流增加。
三维集成中的粘合力和分层
随着封装技术向三维集成电路(3D IC)堆栈发展,低k介质堆栈面临来自背部研磨、管芯堆叠和热循环的额外机械应力。低k薄膜