半导体制造中的退火技术：物理机制、原理与工艺演进

引言

退火是一种基本的热处理工艺，用于改变半导体材料的物理、化学和电学性质。在集成电路制造中，需要精确的掺杂来调节硅的电导率并调整费米能级，从而决定器件的功能特性。然而，通过高能离子轰击引入掺杂剂会破坏主体晶格。需要进行后续的热退火步骤来修复这种晶体损伤并电学激活注入的杂质。除了掺杂剂激活外，热处理还应用于整个工艺流程中，以消除内部机械应力、驱动界面处的化学反应并使沉积薄膜致密化。随着器件几何尺寸缩小，在结构恢复所需热能与抑制不必要的原子扩散之间取得平衡，仍是核心集成目标。

物理与机制

热退火过程中结构恢复的根本驱动力是降低系统内的总自由能，这通常通过最小化应变场和消除结构缺陷来实现。当半导体表面受到重离子注入时，可能会形成连续的非晶层，这需要以底层晶体为模板进行固相外延重结晶，以恢复长程原子有序。高温为位移原子克服迁移势垒提供了热能，从而实现点缺陷迁移、位错攀移、位错滑移及相互湮灭。

除了基本的结构修复外，热处理还控制着体材料内的点缺陷平衡。快速热处理会在硅晶格中引入非平衡空位，这些空位会与重掺杂原子和间隙氧耦合。这些空位可被掺杂剂俘获形成复合物，从而部分缓解压应力，并作为氧化物析出的成核前驱体。在器件界面处，退火机制在钝化陷阱态方面起着重要作用。通过引入特定的热曲线和气体环境，可以抑制热力学不稳定的亚氧化物，并使 high-k 介质层进行原子级致密化，从而修复界面缺陷并降低固定电荷密度。

工艺原理

退火工艺中的主要控制参数决定了在实现充分掺杂剂激活与控制原子扩散之间的权衡。掺杂剂迁移的程度主要由扩散系数乘以工艺时间决定，这意味着长时间的整体加热不可避免地会导致结型轮廓变宽。为了将激活与扩散代价解耦，现代工艺依赖于局部能量传输方法，例如连续激光扫描装置，它能快速加热局部区域以实现缺陷复合，同时与传统的批次炉加热相比保持了更低的总热预算。

除了温度和暴露时间外，热循环期间存在的化学环境也会影响工艺结果。对于栅极堆叠，在反应性氧气或成型气体环境中进行热循环有助于饱和悬空键并提高栅极介质的电学稳定性。在化合物半导体工艺中，在高温步骤中保持挥发性组分元素的持续过压可防止表面解吸和化学计量比退化。在有源氧化物半导体薄膜工艺中，脉冲能量传输可改变薄膜结晶与缺陷态，其中经过脉冲强光退火的 IGZO 薄膜展现出比热退火 IGZO 更优的迁移率与开关特性 。此外，热工艺通常被分为多个阶段，以控制材料生长。在自对准硅化物形成过程中，采用多步热循环：初始的低温阶段限制金属在隔离氧化物上的横向过度生长，随后的高温阶段将硅化物转化为低电阻率的平衡态。

挑战与失效模式

制造晶体管浅结面临的一个物理挑战是瞬态增强扩散（TED）。在离子注入后尽量减少掺杂剂扩散的问题，由于过量间隙原子的存在而进一步加剧，这会引发掺杂剂的瞬态增强扩散（TED）[T1]。为了抵消 TED，可采用具有极高升温速率的快速加热技术，在晶格完全修复前绕过点缺陷扩散占主导地位的温度区域。

热机械应力是集成过程中的另一种失效模式。当隔离结构中使用的流动介质材料经受热固化和致密化时，体积收缩会产生不对称拉应力。如果沟槽几何形状不对称，致密化应力可能会导致相邻半导体结构发生物理变形。在铜互连与垂直通孔集成中，可以观察到铜相对于相邻材料的挤出凸起，且凸起高度随峰值温度和总保温时间的增加而增加 [P1]。同样，在涉及层转移的异质集成工艺中，如果未严格约束热曲线，键合材料之间热膨胀系数的差异可能会导致断裂、晶圆翘曲或有源器件层开裂。最后，利用定向激光的局部超快加热面临着较窄的工艺窗口，功率密度不足无法引发阈值重结晶，而功率过剩则可能诱发热烧蚀或表面损伤。

技术节点演进

热处理的演进与晶体管架构的缩放约束紧密相连。在 28nm 平面工艺之前的时代，制造工艺从批次炉转向单片式快速热处理（RTP），以限制掺杂剂扩散的时间。向 14nm FinFET 几何结构的架构转型改变了热环境，因为三维沟道需要陡峭的结型梯度来控制短沟道效应。这一需求加速了毫秒级 动态表面退火 技术的应用。通过高强度能量闪光仅加热晶圆的顶表面，未加热的晶圆主体充当散热器，使表面近乎瞬间淬火以冻结掺杂剂。随着工艺推进到 7nm FinFET 节点及环绕栅极（GAA）架构，热预算进一步降低。先进节点日益依赖微秒和纳秒级激光技术，将局部温度驱动至足以实现超过平衡固溶度极限的掺杂剂激活水平，同时抑制宏观扩散轮廓。

相关工艺

退火步骤的选择与参数设定与前后集成模块有着内在的联系。例如，在浅掺杂之前经常使用 预非晶化损伤 来破坏硅晶格，抑制离子沟道效应，并确保最终的结深由退火期间的固相外延再生长决定。同样，浅沟槽隔离 (STI) 模块依赖热固化步骤来驱除溶剂、致密化沉积的流动氧化物，并在相邻有源区之间提供坚固的电气隔离。最后，在中段工艺接触形成中，精确的热预算对于使沉积的过渡金属与有源硅反应形成自对准硅化物至关重要，且不会在隔离区域上造成电气短路。