堆叠CIS热压键合机理：40nm BSI传感器中的物理原理与集成动力学

在完整流程中的功能

在现代成像架构中，背照式（BSI）CMOS 图像传感器（CIS）依靠异质垂直集成，将高填充因子的光电二极管阵列与高速处理逻辑分离。热压键合模块——具体在40nm BSI CIS晶圆键合集成方案中运行——充当两个独立制造的衬底（包含像素矩阵的传感器晶圆和图像信号处理器（ISP）逻辑晶圆）之间的机械和电气桥梁。

传统的水平封装将 IC 芯片在单一平面上横向连接，而 3D 集成则将它们垂直堆叠 [A1]。在整个40nm传感器与逻辑晶圆键合序列中，此工艺步骤接收两个已完成后端互连结构（具有共平面金属焊盘和介电钝化层）的晶圆。键合步骤的主要功能是将两个不同的物理界面转变为一个单一的、机械上坚固且低电阻的连续介质，同时尽量减少对下方有源硅器件的热与机械影响。

热压键合完成后，键合对将被移交至下游衬底处理，其中包括将体硅传感器衬底机械研磨和化学蚀刻至超薄的功能性吸收层，随后进行背面钝化和彩色滤光片集成。在CIS ISP晶圆键合过程中建立的结构完整性和电连续性直接决定了晶圆堆叠能否承受后续背面研磨和减薄操作所施加的剧烈剪切力。

上游输入状态

堆叠式CMOS图像传感器键合机制的成功很大程度上取决于接触前传感器和逻辑晶圆的物理、化学和冶金状态。

输入表面轮廓与冶金状态：
 上层晶圆表面：  [ 层间介质 ]---( 原生氧化亚铜/羟基表面 )---[ 凹陷的铜焊盘 ]
                                                                        |
                                                           (初始CMP碟形凹陷间隙)
                                                                        |
 下层晶圆表面：  [ 层间介质 ]---( 原生氧化亚铜/羟基表面 )---[ 凹陷的铜焊盘 ]

形貌与几何准备

进入键合腔室前，两个衬底均需进行专门的化学机械平坦化（CMP）以获得高表面平整度。CMP会留下由抛光化学液和抛光垫弹性决定的特征表面形貌：

1. 铜焊盘碟形凹陷：由于软金属的去除速率高于硬氧化物的去除速率，铜互连焊盘相对于周围的介电层会呈现受控的纳米级凹陷。
2. 介电层侵蚀：密集铜阵列区域会发生介质侵蚀，在芯片场内引入局部高度变化。
3. 粗糙度控制：介电表面和暴露金属表面的亚纳米级微观粗糙度是实现初始分子接触所必需的。

化学与表面活化状态

在机械对准之前，暴露的氧化物表面需经过化学处理——通常通过等离子体处理或湿法化学工艺——以用密集的羟基（-OH）官能团终止表面。同时，暴露的铜表面形成的原生氧化亚铜（Cu2O）层必须最小化或进行化学钝化，以在升温处理前清除高电阻扩散阻挡层。

冶金微观结构

电化学沉积（ECD）的铜焊盘处于亚稳态晶粒状态。铜体内晶界密度、残留空位以及残留电镀化学物的含量构成了键合后晶粒生长和原子互扩散的动力学驱动力。上游需要适当的键合前ECD后退火循环，以预先消除过剩的非平衡空位，防止在后续热循环过程中出现不受控制的空洞成核。

物理与化学机制

堆叠式CIS的热压键合机制通过双物理-化学途径运行：低温介电层间室温粘附，随后是高温、压力辅助的金属间固态扩散。

热压键合动力学序列：
[ 室温对准与接触 ] ──► [ 介电硅醇缩合 ] ──► [ 铜的热膨胀 ] ──► [ 铜-铜互扩散与晶粒生长 ]
 （亲水键合形成）       （Si-O-Si共价网络）        （闭合初始CMP碟形凹陷间隙） （界面消除）

介电界面缩合反应

在真空或受控环境条件下初始室温接触时，相对的亲水氧化物介电表面通过吸附的水分子与表面硅醇（Si-OH）基团之间的弱范德华氢键粘附在一起。随着热处理过程中环境温度的升高，界面处的分子水解吸，驱动脱水缩合反应：

Si-OH + Si-OH ---> Si-O-Si + H2O

这种缩合将弱氢键替换为强共价硅氧烷（Si-O-Si）交联。在热处理之后，两个晶圆之间形成紧密结合，从而提供结构机械完整性 [T1]。

热膨胀与间隙闭合

在环境室温下，初始的铜焊盘碟形凹陷在相对的铜表面之间形成了微间隙。由于金属铜的热膨胀系数（CTE）显著高于其周围的氧化硅介电基体，加热组件会引起差异热膨胀。膨胀的铜焊盘从其介电腔体中向外突出，桥接纳米级的碟形凹陷间隙，并在局部压缩力下实现紧密的金属-金属接触。

固态金属互扩散与界面消除

一旦金属表面在升高的温度和施加的压力下接触，原子通过固态扩散跨越界面进行迁移。其驱动力是使总界面自由能最小化并减少晶界面积。

1. 表面氧化物还原与破裂：施加的机械力破坏脆性的原生表面氧化物，使纯净的金属晶格直接原子接触。在高温下，残留的氧化物碎片溶解或聚结成孤立的球形夹杂物。
2. 晶界与体扩散：铜原子主要通过快速的晶界扩散路径网络跨越物理界面，随后进行体晶格扩散。
3. 再结晶与晶粒生长：在热能驱动下，晶界跨越原有的键合界面迁移。新的晶体晶粒成核并通过界面平面生长，完全消除原始物理边界，形成具有类似体材料导电性的连续金属路径。

空位扩散与空洞动力学

在热扩散过程中，电镀铜基体内的非平衡点缺陷（空位）沿化学势梯度迁移。如果电镀金属中的初始空位浓度过高，则热退火会导致空位在应力集中点聚集，通过应力诱导空洞（SiV）机制形成微观界面空洞。因此，键合前热稳定化对于迫使过剩空位在上游（例如表面）汇合至关重要，以在阵列范围内保持无空洞的电气接触。

下游影响与失效传播

热压键合工艺的质量会影响到40nm BSI CIS生产线的每一个后续模块。

上游缺陷/非理想状态 ──► 下游失效机制 ──► 最终传感器影响
--------------------------------------------------------------------------------------------------
过量的CMP碟形凹陷间隙     ──► 不完整的Cu-Cu接触      ──► 高接触电阻/开路
未退火的ECD空位          ──► 应力诱导空洞（SiV）   ──► 界面漂移/可靠性失效
介电层微观粗糙度         ──► 截留气体/未键合区域   ──► 减薄研磨过程中的分层
局部应力集中             ──► 像素附近晶格应变     ──► 暗电流漂移与白像素缺陷

衬底减薄过程中的机械完整性

键合后，传感器衬底的背面通过粗机械研磨、细化学抛光和湿法蚀刻进行减薄。如果介电硅醇缩合不完整或因界面气体或有机微污染物截留而中断，机械研磨过程中的局部剪切应力会导致局部脱层或微裂纹。未键合区域在后续热处理过程中会扩展成宏观空洞，破坏背面光刻的对准精度。

下游互连可靠性与电气性能

对于采用直接键合互连（DBI）集成技术的架构，界面铜空洞会引入显著的串联电阻和高电流密度热点。

• 高接触电阻：热膨胀不足或碟形凹陷过度会阻止界面完全闭合，导致金属接触不完全和高的寄生互连电阻。
• 经时介电击穿（TDDB）：键合面的对准偏差或介电层开裂会导致在工作电场下铜离子漂移进入周围的介电层，引发过早的TDDB失效。
• 信号线延迟：增加的界面电阻会扭曲从高速像素阵列到逻辑电路的读出脉冲形状，限制了高分辨率视频模式下的帧率。

传感器器件物理与光学噪声特征

CMOS图像传感器对机械应力敏感。由局部机械压力尖峰或材料CTE失配引起的非均匀热应变会将应力场传播到单晶硅吸收层中。机械应变改变了硅的带隙，并在光电二极管阵列的空间电荷区内引入了深能级陷阱态。这些应力诱导的深能级态产生的热激发载流子增加了暗电流和白像素缺陷数量，从而降低了低光捕获模式下的信噪比。

实际步骤演练

要探究此工艺在整体制造流程中的位置，请查看交互式模块布局图：

在交互流程中打开键合步骤290

该步骤执行关键的热压序列，接收来自CMP和表面清洁单元输入的晶圆，并提供准备进行背面减薄的键合晶圆堆叠。有关之前焊盘图案化和后续研磨步骤的完整集成背景，请参阅40nm BSI CMOS图像传感器传感器与逻辑晶圆键合工艺流。

相关学习路径

理解热压键合需要熟悉上游表面准备、下游减薄以及核心传感器器件物理。为了加深您对相关工程领域的理解，请查阅以下技术资源：

• 完整流程概览：在40nm BSI CMOS图像传感器工艺流程中查看完整的模块分解，以了解有源像素阵列和逻辑门在进入键合模块之前是如何集成的。
• 表面平坦化与化学准备：研究后端CMP模块的机制，该机制控制着室温亲水接触所需的铜碟形凹陷轮廓和氧化物表面粗糙度。
• 背面晶圆减薄与钝化：探索下游的机械研磨、化学机械抛光及湿法蚀刻序列，这些序列将传感器硅层减薄以暴露光活性吸收层。

未来展望

随着像素尺寸缩小至亚微米级别，传统的热压键合面临着严格的对准精度和热预算约束。未来的堆叠式CIS架构正推动着多个关键领域内的结构和材料创新：

1. 亚微米直接键合互连（DBI）缩放：转向细间距混合键合需要亚纳米级的CMP控制，以便在不需高机械力的情况下同时实现介电表面融合和铜焊盘接触。
2. 低温固态扩散：正在研究替代性表面钝化技术，例如原位晶界工程或贵金属表面钝化层，以降低铜互扩散的热活化能，保护先进逻辑节点中精致的栅极电介质。
3. 三层堆叠架构：在传感器和逻辑芯片之间集成中间层高密度动态随机存取存储器（DRAM）可实现超快并行帧缓冲。这需要顺序的多晶圆热压键合步骤，从而叠加了对准公差要求和跨多个连续键合界面的热预算跟踪。