40nm BSI CMOS图像传感器正面深沟槽隔离工艺流程：集成原理、器件物理与模块依赖关系

在完整流程中的角色

在40nm背照式（BSI）CMOS图像传感器中，正面深沟槽隔离（F_DTI）模块处于初始有源区定义与后续晶体管栅极叠层形成之间的战略位置。在进行F_DTI处理之前，晶圆已完成有源区图形化和浅槽隔离（STI）。40nm BSI CMOS图像传感器起始晶圆和衬底制备工艺流程提供了具有受控掺杂分布的高纯硅外延衬底，而40nm STI浅槽隔离工艺流程则定义了表面级有源区。然而，随着像素间距缩小，仅靠浅槽隔离已无法阻挡在外延层深处产生的光生载流子。

此外，器件可以从衬底背面进行照度照射，以避免栅极对光的吸收[T2]。在背照式（BSI）架构中，入射光子直接穿过减薄的硅体。较长波长的光子在产生电子-空穴对之前会渗透到硅的更深处。如果没有深层垂直隔离屏障，这些深层少数载流子可能会横向扩散到相邻像素中，引发光学和电学串扰，从而降低空间分辨率和色彩还原度。F_DTI在像素之间创建深垂直物理沟槽，以隔离这些电荷。

为了在体硅中蚀刻出深宽比超过20:1的深沟槽，标准光刻胶掩模会在强侵蚀性等离子体化学体系中被快速消耗。因此，在深反应离子蚀刻（DRIE）之前需沉积一层牺牲性二氧化硅（SiO2）硬掩模。与依赖垫氧化层和氮化硅CMP停止层的STI硬掩模不同，该牺牲SiO2层在高密度氟基或溴基等离子体蚀刻期间充当坚固的物理屏障。下游FEOL模块依赖F_DTI留下一块完全平坦化且无缺陷的衬底表面。包括传输栅形成、源/漏注入和浮动扩散集成在内的后续步骤，均取决于填充沟槽的机械和介电完整性。F_DTI期间引入的任何物理空洞、介质应力开裂或未钝化的侧壁损伤，都会传播到整个剩余流程中，在运行中的传感器中表现为暗电流升高、热像素以及动态范围降低。

进入状态和序列逻辑

F_DTI模块接收已完成STI平坦化和STI后清洗的晶圆。在此阶段，有源硅区域受到垫氧化层和硬掩模层的保护。在前端工艺序列的早期执行深沟槽隔离，可确保衬底在建立脆弱的栅极介质和敏感注入分布之前，能够承受损伤恢复所需的高温处理。

集成序列遵循严格的拓扑逻辑：

1. 通过低温等离子体增强化学气相沉积（PECVD）沉积牺牲性二氧化硅硬掩模，建立对硅具有高蚀刻选择性的厚掩模层。
2. 光刻前表面清洗清除有机污染物和颗粒，确保光刻胶的附着力。
3. 正面深沟槽光刻定义分隔各个像素光电二极管的窄沟槽网格。
4. 各向异性硬掩模蚀刻将光刻图形转移到下层的SiO2硬掩模叠层中。
5. 各向异性深硅反应离子蚀刻（DRIE）在硅外延层深处形成高深宽比的垂直沟槽。
6. 等离子体灰化、溶剂剥离和湿法清洗清除沟槽侧壁的光刻胶和氟碳聚合物残留物。
7. 沟槽真空干燥在真空薄膜沉积之前从狭窄的高深宽比结构中抽除残留水分。
8. 氮化硅（SiN）化学气相沉积填充深沟槽腔体，建立介电隔离。
9. 化学机械平坦化（CMP）清除硬掩模表面上方的多余氮化硅材料。
10. CMP后湿法清洗清除抛光表面的抛光液残留和颗粒杂质。
11. 选择性湿法蚀刻去除多余的表面氮化硅残留，而不会下切相邻的氧化物区域。
12. 牺牲性氧化物硬掩模湿法去除裸露出下层的有源硅衬底。
13. 剥离后预清洗恢复洁净的硅表面，为后续栅极叠层形成做好准备。

物理与化学机制

载流子阻挡与界面陷阱

F_DTI的主要物理功能是空间阻挡光生少数载流子。高深宽比Si/介质侧壁建立了电位边界，将少数载流子反射回预期的光电二极管收集节点。然而，沿沟槽侧壁的硅晶格物理终止破坏了晶体周期性，引入了悬挂键和界面态，这些状态充质肖克利-里德-霍尔（SRH）产生-复合中心。

当界面陷阱密度高时，由于未钝化侧壁位置处电子-空穴对的自发热产生，暗电流会增加。此外，在强光照射下，陷阱占据情况呈非线性变化，导致偏离恒定响应度。决定光电二极管响应度的定性关系可写为：

R = I_phot / Phi

其中R代表响应度，I_phot是产生的光电流，Phi是入射辐射通量。因此，管理侧壁态密度对于在不同光强水平下保持高动态范围和线性信号响应至关重要。

高深宽比刻蚀物理与硬掩模选择性

将深窄特征蚀刻到单晶硅中需要利用卤化等离子体化学体系进行反应离子蚀刻（RIE）。离子轰击提供垂直各向异性，而中性基团与硅发生化学反应形成挥发性蚀刻产物。在高深宽比深沟槽刻蚀中，过度的离子轰击会导致掩模侵蚀与角部削锐，而中性粒子通量不足则会导致沟槽穿透不完全。

为了在不发生尺寸退化的前提下承受长时间的等离子体暴露，在光刻前沉积致密的二氧化硅硬掩模。由于反应物物种向沟槽底部的Knudsen扩散限制，深宽比依赖性蚀刻（ARDE）效应导致局部蚀刻速率随着沟槽深度的增加而降低。需要仔细平衡钝化气体比率和离子能量，以维持直立的侧壁轮廓而不发生弯曲或微沟槽现象。

沟槽填充与化学机械平坦化

为了确保高深宽比特征的结构鲁棒性和电学隔离，在各向异性硅蚀刻和沟槽清洗之后，用氮化硅（SiN）填充深硅沟槽。需要保形沉积以防止在狭窄的深特征中发生夹断和空洞形成。填充完成后，化学机械平坦化（CMP）会清除晶圆表面的多余材料。

平坦化过程依赖于抛光液磨料机械作用与介质表面化学氧化的结合。CMP之后进行受控湿法蚀刻步骤，以去除多余的介质残留物，而不会下切相邻的STI结构或衬底硅。

界面与失效传播

侧壁损伤与产生中心

等离子体蚀刻固有的离子位移和晶格无序会损坏硅侧壁的紧邻表面层。如果不加减轻，这些受损区域会建立深能级陷阱，产生暗电流尖峰，在暗图像帧中表现为白点。后续的高温步骤必须退火消除这些点缺陷，以恢复沟槽界面附近的载流子寿命。

热机械应力集中

硅和介电填充材料具有不同的热膨胀系数（CTE）和弹性模量。在后续的高温炉退火和快速热处理（RTP）期间，应力会集中在沟槽底部和顶部边缘的尖锐角部。过度的机械应力可能诱发硅晶格位错，滑移到有源光电二极管区域，引发严重的结漏电和像素退化。

表面形貌缺陷传播

多余材料的去除不完全或不均匀的CMP平坦化会在像素阵列上留下形貌阶梯。在后续的栅极光刻步骤中，残留的介质带可能会导致图形扭曲或断线。相反，过度抛光或过度湿法蚀刻会导致表面凹陷，从而导致寄生栅极包裹和周围像素晶体管的阈值电压不稳定。

实操模块：逐步探索流程

要查看传感器制造完整流程中正面深沟槽隔离的详细顺序工作流，请导航至交互式工艺图。

在交互式流程中打开 F_DTI 步骤 12

该交互界面展示了从初始氧化物硬掩模沉积到光刻、各向异性沟槽蚀刻、沟槽真空干燥、介质填充、CMP多余物去除以及最终氧化物硬掩模剥离的演变过程。

相关学习路径

为了将F_DTI置于更广泛的图像传感器制造工艺背景中，请探索以下相关的集成主题：

• 40nm BSI CMOS图像传感器工艺流程：探讨从前端像素构建到后端互连和晶圆键合的整体集成架构。
• 40nm BSI CMOS图像传感器起始晶圆和衬底制备工艺流程：涵盖沟槽蚀刻前的外延衬底工程、氧含量控制和吸杂层形成。
• 40nm STI浅槽隔离工艺流程：详细介绍深沟槽处理前定义有源晶体管区域的表面级沟槽隔离机制。

未来展望

随着像素尺寸缩小到亚微米体系，F_DTI技术面临着重大的集成挑战。需要在更薄的像素体积中维持载流子隔离所需的更高深宽比沟槽，这对硬掩模选择性和等离子体蚀刻轮廓控制提出了极高的要求。缓解ARDE对于防止密集像素阵列上的深度变化变得至关重要。

此外，目前正在研究高k介电侧壁衬里和先进的原子层沉积（ALD）工艺来替代标准的氧化物/氮化硅层。这些材料提供固定负电荷钝化，在硅界面处形成多数载流子积累层，静电排斥光生少数载流子远离侧壁陷阱态。管理材料应力、界面态密度和热预算兼容性仍将是下一代图像传感器隔离架构的核心焦点。