在完整流程中的作用
在40nm背面照明（BSI）CMOS图像传感器中，焊盘集成模块位于后段工艺（BEOL）互连叠层的顶部，作为片上信号处理电路与外部世界之间的关键电气和机械桥梁——无论该外部连接是引线键合、重新分布层，还是与配套逻辑芯片的混合键合接口。上游，该模块接收完整的多层金属互连叠层，包括钝化层以及已集成到40nm BSI CMOS图像传感器工艺流程中的任何硅通孔（TSV）或直接键合互连（DBI）结构。下游，它必须提供暴露、平坦化且电学连续的焊盘表面，以便进行封装、探针测试或三维堆叠。
焊盘模块不仅仅是“最后一步”的形式流程。在BSI架构中，传感器晶圆被翻转并减薄，使得光线从背面入射，而所有正面金属化——包括焊盘——都位于光电二极管阵列的相对面。这种翻转意味着焊盘层也可以充当反射层，将光子重新导向光电二极管区域，从而提高量子效率。此外，在40nm BSI CMOS图像传感器通过Cu-Cu混合键合与逻辑芯片键合的堆叠传感器架构中，焊盘成为实际的键合介质：其表面形貌、材料组成和平坦度直接决定了键合质量和良率。
该模块还必须保护其下方所有结构的完整性*（工程实践）。最终的钝化层——通常是由等离子体增强化学气相沉积（PECVD）沉积的氮化硅——保护下方电路免受湿气、离子污染和机械损伤，而焊盘开口步骤仅在需要电接触的位置选择性地去除该钝化层。在此阶段的任何未对准、过刻蚀或钝化层破损都可能演变为现场的腐蚀、漏电或电迁移失效（工程实践）*。
Process checkpoint · 工艺坐标
这篇文章在真实流程中的落点
Bond Pad Cavity - Photo
在 40nm BSI CMOS Image Sensor 中，“40nm BSI CMOS Image Sensor bond-pad integration process flow”对应 BONDPAD 模块的第 245 步。
打开这一步，查看它在完整工艺流程中的原理、风险与 2.5D 截面演进。
进入状态与序列逻辑
上游依赖项
当BONDPAD模块工艺流程开始时，晶圆已完成了完整像素阵列的形成，包括钉扎光电二极管（PPD）制造、传输栅极集成、浮置扩散（FD）优化以及完整的多层金属互连叠层。在40nm BSI CMOS图像传感器中，BEOL叠层通常包括多个介电层和金属层——第六层间介电层（ILD6）是钝化前的最终介电层，它为焊盘的形成提供了形貌平台。进入表面必须全局平坦化，具有最小的碟形凹陷或侵蚀，因为焊盘平坦度是后续键合良率的一阶决定因素。
如果传感器采用堆叠架构，焊盘层可能包含用于混合键合而非传统引线键合的Cu焊盘。在这种情况下，进入状态必须包括嵌入介电基质中的预成型Cu焊盘图形，并通过化学机械抛光（CMP）使Cu和介电表面共面。虚拟焊盘与有源焊盘并存是一种常见的图形密度优化策略：虚拟焊盘电学浮空，但通过减少图形负载效应来提高CMP均匀性。
下游交付物
焊盘模块必须提供：(1) 具有受控形貌的暴露焊盘表面——相对于周围钝化层既不凹陷也不凸起；(2) 每个焊盘开口周围的气密性钝化密封，无侧壁损伤或底切；(3) 保持焊盘开口与下方通孔/金属互连的对准；以及 (4) 足够的机械强度以承受引线键合力或混合键合压力。对于用于堆叠的BSI传感器，焊盘还必须在冶金学上与Cu-Cu互扩散和氧化物-氧化物共价键合所需的后键合退火条件兼容。
序列逻辑还延伸到BSI特有的翻转和减薄步骤*（工程实践）*。在焊盘形成后，晶圆被翻转并键合到支撑晶圆或承载晶圆上，原始衬底被机械研磨和化学减薄，背面表面准备好用于滤色片和微透镜沉积。此时位于面向支撑晶圆的“正面”的焊盘层，必须承受研磨、减薄以及后续BSI工艺过程中的机械和热应力，而不发生分层或焊盘变形。
物理与化学机理
作为屏障系统的钝化层
40nm BSI CMOS图像传感器中的最终钝化层起到多功能屏障的作用。由PECVD沉积的氮化硅提供了优异的防潮和钠离子阻挡性能，因为其非晶态、富氢网络为可移动离子物种提供了一条曲折的扩散路径。氮化硅还充当机械应力缓冲层，吸收了硅衬底与后续封装材料（如塑封料）之间的热膨胀系数（CTE）失配。焊盘开口步骤必须选择性地去除该氮化硅——通常通过反应离子刻蚀——而不损坏下方的焊盘金属或周围的钝化层侧壁。刻蚀化学必须对焊盘金属（通常是Al或Cu）表现出高选择性，以便在发生任何金属损失之前达到终点。
焊盘空腔–光刻集成原理
焊盘空腔-光刻集成步骤是光刻图形化步骤，用于定义钝化层开口的位置，以暴露下方的焊盘金属。其物理原理简单但要求严格：光刻胶必须涂覆在因下方焊盘金属形貌而已经存在显著高度变化的表面，并且曝光必须解析出由封装或键合节距要求所决定的焊盘开口尺寸。在40nm BSI CMOS图像传感器中，焊盘节距远大于40nm逻辑特征尺寸，但相对于下方通孔的套刻容差仍然严格，因为任何未对准都可能导致部分通孔暴露，进而引起接触电阻变化，或在严重情况下导致开路。
光刻胶还必须承受后续的刻蚀环境*（工程实践）*。对于氮化硅钝化层刻蚀，通常使用氟基等离子体，并且光刻胶必须表现出高刻蚀选择性，以防止在完全去除氮化硅所需的过刻蚀期间光刻胶侵蚀导致焊盘开口超出规格[ T3]。光刻胶厚度、曝光剂量和刻蚀选择性之间的相互作用决定了焊盘空腔的最终关键尺寸（CD）和侧壁轮廓。通常优选锥形侧壁轮廓，因为它可以减少后续引线键合球成型或堆叠配置中底部填充流动的阶梯覆盖问题。
金属焊盘形成与平坦度控制
当使用Cu焊盘时——特别是在混合键合应用中——焊盘形成遵循大马士革工艺：在顶部介电层中刻蚀出沟槽，通过电化学沉积（ECD）沉积Cu并过填充沟槽，然后通过CMP去除多余的Cu，使焊盘与介电表面齐平。控制焊盘质量的物理机制是Cu晶粒结构与空位动力学之间的相互作用。在ECD后退火和随后的键合后退火过程中，Cu原子经历热激活的晶粒生长和互扩散。如果初始Cu薄膜具有高空位浓度，则退火过程中空位聚集可能在键合界面处成核形成空洞，从而降低电学连续性和长期的抗电迁移性能。
CMP平坦度受Preston方程定性原理的控制：去除速率取决于局部压力和相对速度，这意味着密集的焊盘阵列与孤立的焊盘抛光方式不同。这正是引入虚拟焊盘的原因——它们均衡了局部图形密度，确保CMP工艺在整个晶圆上产生均匀的表面。对于混合键合，所得表面必须原子级平滑，因为Cu-Cu键合机制需要紧密的原子接触以启动晶粒生长和界面消除。
钝化层开口与侧壁完整性
打开焊盘空腔的刻蚀工艺必须产生清洁、无损伤的侧壁。任何聚合物残留物或钝化层侧壁粗糙度都可能捕获湿气或离子污染物，形成局部腐蚀点，进而演变为焊盘可靠性失效。刻蚀还必须避免在光刻胶掩模下方对钝化层造成底切，这将不可预测地扩大开口，并破坏焊盘与周围环境之间的气密密封。这里优选反应离子刻蚀的方向性——而非各向同性湿法刻蚀——因为它能产生垂直侧壁且横向损失最小，从而保持设计的焊盘开口尺寸。
界面与失效传播
焊盘–钝化层界面
焊盘金属与周围钝化层之间的界面是关键的可靠性边界。如果钝化层开口刻蚀损坏了焊盘金属表面——例如，通过溅射Al或氧化Cu——产生的原生氧化物或金属间化合物层会增加接触电阻。对于引线键合焊盘，这表现为球剪切测试失败率升高；对于混合键合焊盘，则表现为Cu-Cu扩散键合不完全以及键合界面接触电阻增加。该失效向下游传播，导致信号完整性下降、图像传感器读取噪声增加，或在灾难性情况下导致焊盘完全开路。
焊盘–下方通孔/金属界面
从焊盘到下方电路的电学路径穿过一个或多个通孔和金属层。焊盘模块假设这些下方的互连已经完整，并且最顶层的金属层提供了稳固的着陆焊盘。然而，如果焊盘开口相对于下方通孔未对准，刻蚀可能暴露部分通孔侧壁或相邻的介电区域，从而形成不可靠的接触。这种失效模式特别隐蔽，因为它可能通过初始电学探针测试，但在热循环或电流应力下退化，最终表现为现场失效。
焊盘–支撑晶圆界面（BSI特有）
在40nm BSI CMOS图像传感器中，焊盘形成后，传感器晶圆被翻转并键合到支撑晶圆上。焊盘表面现在面向支撑晶圆，传感器与支撑晶圆之间的键合界面不能引入可能导致焊盘变形的应力。支撑晶圆键合粘合剂必须表现出低放气率和低收缩率，因为固化期间的任何体积变化都可能向焊盘和下方的ILD叠层传递剪切应力。此外，在后续的背面减薄过程中——包括机械研磨，然后进行选择性湿法刻蚀至刻蚀停止层——焊盘层必须保持与支撑晶圆和传感器BEOL叠层的粘附性。此阶段的任何分层都是灾难性的，通常无法恢复。
焊盘–封装界面
对于用于引线键合封装的传感器，在引线键合时刻，焊盘表面必须无原生氧化物和污染。铝焊盘自然形成一层薄的原生氧化物，该氧化物在超声波键合过程中被破坏，但如果钝化层开口留下了聚合物残留物，或者焊盘暴露于湿气中，键合可靠性就会降低。对于用于混合键合的Cu焊盘，必须在键合前立即使表面无氧化物，因为即使是一层薄的Cu氧化物层也会充当扩散阻挡层，阻止形成坚固金属接头所需的Cu-Cu互扩散。权衡是明确的：更激进的焊盘表面清洁可提高键合良率，但可能损坏周围钝化层，而保守的清洁则可保持钝化层完整性，但可能留下抑制键合的残留物。
应力相关失效模式
在堆叠传感器封装中，传感器芯片、逻辑芯片和塑封料之间的CTE失配会产生集中在焊盘区域的机械应力——特别是在应力梯度最陡峭的芯片边缘。如果没有应力释放层，这种应力可能导致焊盘分层、周围钝化层开裂，或在严重情况下导致下方ILD层断裂。在堆叠芯片之间和沿芯片侧壁引入具有低杨氏模量的柔性应力释放层可以吸收和分散这种应力，但它增加了工艺复杂性，并可能使封装过程中的底部填充流动复杂化。方向性权衡是：较厚的应力释放层可提高机械可靠性，但会增加封装总高度，并可能干扰散热路径。
体验真实模块
40nm BSI CMOS图像传感器中的焊盘集成是一系列紧密排序的步骤，从前一ILD模块准备的顶部介电层表面开始，到暴露、平坦化并钝化的、准备好进行BSI翻转或直接封装的焊盘结束。BONDPAD模块工艺流程包括钝化层沉积、焊盘金属沉积和图形化（或大马士革Cu焊盘形成）、焊盘空腔光刻、钝化层刻蚀、光刻胶去除和最终检查。每个步骤的参数相互影响：钝化层厚度决定了空腔开口的刻蚀预算，焊盘金属成分决定了刻蚀选择性要求，而CMP平坦度（对于Cu焊盘）决定了混合键合的表面准备状态。
要探索该模块在交互式流程中的确切步骤顺序，您可以在交互式流程中打开BONDPAD步骤245 （工程实践）。此交互式视图将焊盘模块置于整个40nm BSI CMOS图像传感器工艺流程中的确切位置，显示了上游ILD和钝化步骤以及下游BSI翻转和减薄步骤。
为了更广泛地了解焊盘集成如何融入整个40nm BSI CMOS图像传感器工艺流程，完整工艺流程概览提供了模块级上下文。对相邻介电层集成步骤感兴趣的工程师还可以探索40nm BSI CMOS图像传感器第六层间介电层集成工艺流程，该步骤直接在焊盘模块之前。对于从事堆叠传感器架构工作的工程师，40nm BSI CMOS图像传感器直接键合互连集成工艺流程描述了焊盘模块必须为其准备的下游键合界面。
界面与失效传播：深入分析
热预算交互作用
焊盘模块的热相互作用向上游和下游延伸。PECVD的钝化层沉积引入的热处理不得超过下方BEOL叠层的热预算——特别是金属互连层，如果暴露于过高温度，可能遭受Cu扩散或电迁移退化。相反，焊盘模块自身的热暴露为下游BSI和封装步骤设定了下限。如果焊盘Cu未经过充分的预退火以消除空位，后续的键合后退火（混合键合所需）可能会驱动空位聚集和空洞形成。方向性很明确：预退火不足导致空洞风险更高；过度的预退火则存在BEOL退化的风险*（工程实践）。工艺工程师必须在无法独立优化每个热处理步骤的情况下应对这种权衡（工程实践）*。
BSI反射器中的光学相互作用
在BSI CMOS图像传感器中，正面金属化——包括焊盘金属——可以充当光学反射器，将光子重新导向光电二极管区域，有效地使光子第二次穿过吸收层。这种反射器功能意味着，焊盘金属的光学特性（相关波长的反射率）及其与下方光电二极管阵列的形貌关系不仅是机械问题，也是光学性能的决定因素。放置在光电二极管上方的、具有高反射率的焊盘金属层可以显著提高量子效率，特别是对于近红外波长，在该波长范围内硅的吸收很弱，光子可能会多次穿过外延层。这种双重的电气-光学作用是图像传感器所特有的，在传统逻辑工艺流程中并不存在。
图形密度与CMP均匀性
对于通过大马士革工艺形成的Cu焊盘，进行平坦化的CMP步骤受到芯片上变化的图形密度效应的影响。在像素阵列区域，下方的金属密度通常很高且均匀，但在外围——焊盘集中的区域——图形过渡为被宽介电间隙分隔的大尺寸孤立焊盘。这个过渡区域是CMP碟形凹陷和侵蚀最严重的地方，如果没有插入虚拟焊盘，由此产生的高度变化可能超出混合键合的容差。失效会传播为局部键合失效：凹陷区域的焊盘与配对芯片的接触不足，而侵蚀区域的焊盘可能凸出，在键合过程中引起局部应力集中。
相关学习路径
研究40nm BSI CMOS图像传感器焊盘集成的工程师还应探索以下几个真正相关的主题：
-
. 40nm BSI CMOS图像传感器工艺流程文章提供了完整的模块级图谱，展示了焊盘集成如何与像素形成、BEOL互连、BSI翻转以及滤色片/微透镜沉积相关联。
-
40nm BSI CMOS图像传感器第六层间介电层集成工艺流程是直接上游模块——ILD6表面是构建焊盘的平台，其平坦度直接决定焊盘质量。
-
对于堆叠传感器架构，40nm BSI CMOS图像传感器直接键合互连集成工艺流程描述了下游键合模块，该模块将焊盘表面用作其键合介质。
-
中回顾的钉扎光电二极管物理原理和中描述的宽光谱响应工艺集成，提供了理解焊盘反射率为何在BSI传感器中重要的器件物理背景。
未来展望
40nm BSI CMOS图像传感器焊盘集成的演进正受到几个汇聚趋势的塑造。首先，业界从基于TSV的堆叠向Cu-Cu混合键合的转变正在从根本上重新定义“焊盘”的含义：它不再仅仅是引线键合的目标，现在焊盘本身就是键合介质，其表面平坦度要求以埃而不是微米来衡量。这种转变要求更严格的CMP控制、更积极的Cu薄膜空位管理以及在键合时刻更清洁的焊盘表面。
其次，对更小像素和更高分辨率的追求正在推动焊盘节距的缩小，这反过来又要求对焊盘空腔进行更精细的光刻控制以及更严格的套刻容差。随着像素节距的缩小，由焊盘所在外围区域占据的芯片面积比例成为更显著的成本驱动因素，从而激励通过节距缩放来减小焊盘面积。
第三，新兴的异构集成方案——其中传感器芯片与在不同技术节点制造的逻辑芯片键合——引入了焊盘模块必须适应的CTE失配和热预算约束。中描述的应力释放层方法是一种应对措施，但正在进行的研究正在探索柔性中介层和先进的底部填充材料，这些材料可以更有效地将焊盘区域与封装级应力解耦。
最后，BSI特有的背面减薄工艺正从纯机械研磨发展为结合内置刻蚀停止层的机械-化学方法，如所述。这些进步减小了总厚度变化（TTV），并提高了背面表面的均匀性，但它们也对焊盘层提出了新的要求：它必须经受住减薄环境而不分层，并且必须在减薄工艺的热和机械循环过程中保持其平坦度。因此，焊盘模块远非一个静态的“最后一步”，而是与更广泛的BSI和3D集成格局同步发展。