28nm Planar Flow预览

中所描述的 TEOS/O3 机理 [P1]。TEOS 前驱体的分解优先发生在具有反应活性的表面位点上，通过配体消除及氧化反应形成 Si–O 网络，而这些反应性位点的密度直接控制薄膜的连续性与致密度 [P1]。由于反应受限于表面，表面亲水性、悬挂键密度或残余 –OH 终止状态的变化会显著调制局部沉积速率及微观结构 [P1]。从器件物理角度来看，所得氧化物作为电绝缘体，其抑制漏电与寄生耦合的能力取决于 Si–O 键网络的连续性及缺陷密度，而这些又受表面反应完整性及薄膜致密化程度的支配，这与半导体器件中介电行为的基本原理一致 [T1]。

材料与方法选择逻辑

选择基于 TEOS 的氧化物，是因为其分子结构能够在复杂的 BEOL 形貌上实现良好的共形覆盖，同时保持对严格热预算的兼容性，这对于保护下层金属完整性至关重要 [P1]。“高反应性”这一特征强调的是最大化有效的表面反应概率，而非体生长速率，从而促进早期成膜闭合，并在化学非均一基底上最小化针孔形成 [P1]。提高前驱体反应性或氧化能力可以增强成核密度，但若缺乏足够的表面能以驱动键重排，也可能增加弱键合物种的引入，这体现了反应性与薄膜质量之间的方向性权衡关系 [P1]。相反，若表面活化不足，则会导致岛状生长、更高孔隙率以及更高的刻蚀速率，这些效应已在基于 TEOS 的氧化物体系中被实验证实与基底亲水性相关 [P1]。

28 nm 平面技术节点的特定考量

在 28 nm 平面节点，BEOL 特征尺寸及间距使得即便是细微的介电非均匀性也会被放大为显著的电学影响，从而使早期阶段的氧化物质量显得尤为关键 [P4]。寄生电容、漏电通道以及局部电场增强均强烈依赖于介电厚度均匀性及缺陷分布，这一点由经典静电学及半导体器件物理所决定 [T1]。因此，该 HR TEOS 氧化物沉积充当了一层介电“调理”层，在引入更厚的氧化物及导电阻挡层之前稳定电静态环境，从而降低后续层中变异性的传递 [P1]。这一角色使其有别于流程中其他主要用于体填充或隔离目的的氧化物沉积步骤，而后者并非以界面调理为主要目标（工程实践）。