扩散阻挡层：铜迁移、连续性与线电阻取舍

扩散阻挡层是一层限制铜从金属线迁移到周围介质及下方器件区域的薄膜。铜用于互连，是因为它具有有利的导电性能；铜向邻近材料迁移则是需要阻挡层控制的可靠性问题。阻挡层的连续性、附着力、与导体及介质的相容性，都要和线电阻一起权衡。Ta 与 TaN 类叠层是成熟例子 [P5]，具体材料和沉积方式取决于互连设计。

阻挡层在铜互连中的位置

双镶嵌流程里，阻挡层先衬入刻蚀好的沟槽，之后才形成铜种层并进行主体填充——它的落位是布线前段的一部分：

1. 阻挡层与种层：采用适当的沉积方式，让阻挡层／衬层和铜种层覆盖沟槽底部及侧壁。
2. 填充：电镀在种层上长铜，直到沟槽填满。
3. 平坦化：CMP 去除多余材料。阻挡层将铜与沟槽介质分开；线顶及后续盖层界面仍需单独保护。

物理与机制

阻挡层的核心是输运控制。连接缺陷较少的致密薄膜可以减缓原子迁移；晶界、孔隙或不连续处则可能成为快通道 [T1]。有效阻挡层还需附着于邻近薄膜并承受后续工艺。铜向介质扩散与载流金属线内部的电迁移都是可靠性问题，但它们是不同的输运路径。阻挡层连续性保护介质，导体和盖层界面也会影响电迁移。

工艺原理

• 占用体积与线电阻：阻挡层和衬层占据部分导体截面；减少导体体积与保持连续的扩散保护必须一起权衡。
• 界面化学与附着：阻挡层材料须限制不希望发生的迁移，同时与导体和介质形成可用的界面。
• 微观结构与后续处理：热暴露可能改变阻挡层结构或附着力，相关集成步骤后须核验其连续性。
• 沉积方法与保形性：方向性溅射可能使难覆盖的侧壁拐角保护不足；CVD 与 ALD 方案可改善深窄几何的保形性，但也带来其他集成权衡。

挑战与失效模式

• 阻挡层破裂与减薄：沟槽拐角覆盖不足可能打开铜向邻近介质扩散的通道；电迁移还取决于导体及其界面。
• 热暴露：后续加热可能促进扩散或改变边缘化阻挡层；可靠性须按真实序列验证。
• 线电阻代价：阻挡层占据更多截面会减少铜的空间；保护层不连续又可能过不了可靠性测试。
• 自形成阻挡层：选定合金元素可在加工中向界面偏聚并形成抗扩散区域 [P5]，结果取决于合金化学与集成条件。

从原理到生产流程

7nm FinFET 流程的一个互连模块中，阻挡层／种层先于填铜与 CMP。这段顺序说明导体接触沟槽介质之前为何要先形成阻挡层，并不意味着每层金属都使用完全相同的膜栈。可以从7nm 流程总览查看模块；更深的步骤内容依课程权限开放。相关机理见物理气相沉积与化学机械平坦化。

技术节点演进

铜双镶嵌使面向介质的扩散阻挡层成为互连可靠性的关键。布线几何收窄时，方向性沉积可能使难覆盖的拐角变薄，而更保形的方法也有各自的集成代价。研究重点是在不打开铜扩散通道的前提下保留导体体积；没有一套阻挡膜栈或厚度适用于所有节点。

相关工艺

阻挡层集成可根据几何与材料采用物理气相沉积或化学气相沉积。化学机械平坦化去除金属过载层；单镶嵌提供了相关图形填充实例。

未来展望

阻挡层研究比较保形沉积、替代衬层以及更少占据导体截面的界面方案。每个候选都必须在自身集成条件下核验连续性、附着力、介质保护与线电阻。