引言
在现代半导体制造中，薄膜材料的空间完整性是确保器件可靠性和性能的基本前提 。随着集成电路缩减至纳米尺度，金属互连、介电层和有源硅衬底之间的界面承受着极端的化学浓度梯度和高温热预算 。若不加以干预，金属或衬底中的原子极易穿过这些界面发生迁移，从而导致严重的器件性能退化 [P1, T1]。这一物理现象促使了扩散阻挡层（Diffusion Barrier）的引入——这是一种专门设计的纳米级薄膜，旨在从物理或化学上阻碍相邻材料之间的原子迁移 [P1, P2]。
从历史上看，阻挡层的重要性在铝（Al）金属化时代凸显出来 。当铝直接沉积在硅（Si）衬底上时，较高的热处理温度会导致硅为了满足溶解度极限而溶解到铝中，留下的空洞随后会被铝的反向扩散所填充 [P2, T1]。这种互扩散导致了“铝尖刺”（Aluminum Spiking）现象，进而使浅结发生物理短路 。后段工艺（BEOL）互连中向铜（Cu）金属化的过渡进一步加剧了对阻挡层的需求，因为铜在硅和常见介电材料中均属于极快扩散元素 [P1, P3]。一旦铜原子渗入硅衬底，它们便会充当深能级复合中心，对晶体管运行造成毁灭性的破坏 。
为防止这些问题，扩散阻挡层必须满足严格的标准：它们必须展现出优异的热稳定性，对底层和上层材料保持化学惰性，具有高导电性以最小化接触电阻，并维持较强的界面附着力 。此外，随着器件架构演变为三维（3D）配置，例如硅通孔（TSV）和堆叠裸片集成，扩散阻挡层也在防止集成固态微型电池中的锂（Li）离子迁移 ，以及阻挡工程陶瓷衬底中粘结剂排气等方面找到了关键应用 [A1, A2]。因此，这些超薄阻挡层的优化是现代半导体集成和可靠性物理的核心支柱 。
Process map · 流程地图
在工艺流程中继续探索「diffusion barrier」
从 40nm 节点进入完整流程地图，不把你送到未经核对的步骤。
从完整流程地图进入，逐步查看模块关系、物理原理与 2.5D 截面演进。
物理与机制
固态扩散动力学
在原子尺度上，固体中的扩散是一个受菲克定律（Fick's laws）支配的热激活过程，该定律指出扩散物质的通量与浓度梯度和材料的扩散系数成正比 。扩散系数（即扩散率）与温度和扩散激活能呈指数关系，激活能代表了原子从一个晶格点或缺陷点跳跃到另一个点所必须克服的能量势垒 [P1, P2]。在单晶材料中，体扩散通过间隙或空位机制发生，两者都需要相对较高的激活能 。
然而，在实际薄膜中，晶界、位错和物理缺陷为原子迁移提供了低得多的激活能，充当了“易扩散路径”或高速通道 [P2, T1]。因此，在典型工艺温度下，沿晶界的扩散速度通常比体扩散快几个数量级 。高熔点过渡金属氮化物（如氮化钛 (TiN)、氮化钽 (TaN) 和氮化钨 (WN)）被选作扩散阻挡层，正是因为它们具有强大的共价-金属键网络，表现出极低的体原子迁移率和较高的化学稳定性 [P1, P2]。
阻挡机制分类
根据经典的材料科学模型，扩散阻挡层主要分为三种不同的工作机制，这由它们的化学和结构行为所决定 ：
- 钝化阻挡层（Passive Barriers）：这些阻挡层相对于相邻材料呈化学惰性，且具有极致密的微观结构，能在物理上阻碍扩散物种的原子传输 。溅射或化学沉积的 TiN 是钝化阻挡层的经典示例，它可防止铝或铜与下方的硅或介电层发生相互作用 [P2, T1]。
- 填充阻挡层（Stuffed Barriers）：在多晶薄膜中，晶界是结构失效的主要路径 。填充阻挡层通过利用外来原子或杂质（通常为氮、氧或碳）来修饰并“填充”晶界，从而减轻这一问题 [P2, T1]。这种填充在物理上阻断了扩散路径，并与任何迁移物种发生化学键合，从而抑制了晶界传输 [P2, T1]。在氮气环境下溅射钛钨（TiW）或钨（W）是实现填充阻挡层的常用技术 [P2, T1]。
- 牺牲阻挡层（Sacrificial Barriers）：牺牲阻挡层不作为钝化墙，而是优先与相邻层之一反应，形成热力学稳定的金属间化合物（例如，钛层与铝反应形成铝化钛） [A1, P2, T1]。只要牺牲金属层的一部分未被消耗，该阻挡层在防止互扩散方面就依然有效 [P2, T1]。一旦牺牲层完全转化为化合物，阻挡效应便会终止，后续的热处理将导致接触退化 。
器件物理与接触界面
从器件物理的角度来看，插入阻挡层会改变接触界面的能带图 [T2, T3]。当阻挡金属与硅接触时，取决于硅的掺杂浓度和金属的功函数，会形成肖特基势垒或欧姆接触 [T2, T3]。在界面处发生费米能级对齐，从而在半导体内部产生内建电位和耗尽区 。
为了保持低比接触电阻，阻挡层必须建立较低的肖特基势垒高度，或者与促进量子隧穿的高掺杂半导体界面相匹配 。如果阻挡层失效并允许金属原子扩散到结区，耗尽区内的空间电场将因这些杂质离子的存在而畸变，从而导致结漏电流增加和结击穿电压降低 [T2, T3]。
工艺原理
沉积方法与薄膜质量
扩散阻挡层的性能很大程度上取决于其沉积工艺，工艺直接决定了所得薄膜的密度、化学计量比和晶体结构 [P1, P2]。历史上，物理气相沉积（PVD）已被广泛用于沉积金属氮化物 [P1, P2]。然而，随着接触孔和沟槽的纵横比不断提升，传统的 PVD 工艺难以实现良好的阶梯覆盖，导致特征边缘和底角的阻挡层覆盖过薄或不连续 。
为了克服这些物理限制，原子层沉积（ALD）因其自限制、表面控制的反应机制，成为首选的沉积技术，保证了在高纵横比 3D 结构中出色的保形性和厚度控制 。当使用远程等离子体原子层沉积（Plasma ALD）时，通过供给高活性的自由基（如氮或氢）在较低的处理温度下完成配体去除和氮化，与热 ALD 相比，所得薄膜更致密、电阻率更低且阻挡效率更高 。
结构与化学控制
关键工艺参数对阻挡层物理特性的方向性影响可总结如下：
- 氮气流量与等离子体暴露：在沉积过程中增加氮气流量或等离子体暴露时间，通常会增加膜中的氮金属比，将纯金属相转化为稳定的氮化物相 [P1, P2]。此过程填充了晶界并提高了化学稳定性，但会方向性地增加阻挡层的电阻率 [P1, P2]。相反，氮气不足会导致化学计量比不足的薄膜，其行为类似于牺牲金属，从而导致原子通过该层的扩散率较高 [P2, T1]。
- 沉积温度：较高的沉积温度会增加吸附物质的表面迁移率，从而促进薄膜致密化并减少缺陷态密度 。然而，过高的温度会诱发结晶，将非晶阻挡层转化为具有明确晶界的多晶薄膜，这会通过开启晶界扩散通道而降低阻挡层的效率 。
- 沉积后退火：热退火常用于稳定阻挡层，但必须仔细管理热预算 [P2, T1]。虽然优化的热处理可以驱除残留的前驱体杂质并改善附着力，但过度退火会提供扩散物种突破阻挡层或彻底消耗牺牲组件所需的热激活能 [P2, T1]。
挑战与失效模式
结构退化机制
纳米级阻挡层的主要物理失效模式是快速扩散路径的局部化 [P1, P2]。在极薄的薄膜中，沉积过程中可能会形成微观针孔、不连续性或局部低密度区域 。这些缺陷充当了低电阻路径，铜或铝等金属在化学势梯度或电场的作用下可轻松通过，导致互连中的“结尖刺”或空洞形成 [P2, T1]。此外，如果阻挡膜是多晶的，即使整体薄膜保持完整，沿晶界的原子传输也可能导致灾难性失效 。
机械不稳定性与界面失配
在先进的后段工艺集成中，扩散阻挡层夹在高导电金属与机械性能脆弱的低 k 介电材料之间 。这种复杂的堆叠带来了严重的机械可靠性问题 ：
- 热应力与 CTE 失配：由于硅衬底、低 k 介电层和金属阻挡层之间的热膨胀系数（CTE）失配，在热循环过程中会积累巨大的热应力 [P2, P3]。这些应力可能在脆性氮化物阻挡层内产生微裂纹，使金属化元素能够轻易穿透阻挡层 。
- 附着力失效与分层：阻挡层中的高内应力，结合与有机或多孔低 k 介电层较弱的界面结合力，通常会导致化学机械平坦化（CMP）或封装步骤中的界面分层 。
杂质排气与界面反应
在采用多晶陶瓷芯体进行 III-V 族异质外延的先进工程衬底中，扩散阻挡层必须阻挡低激活能粘结剂元素（例如钇或氧化钇）的向上迁移 [A1, A2]。在外延生长所需的高温处理下，这些粘结剂材料可能会化学侵蚀阻挡层或通过局部缺陷迁移 [A1, A2]。这导致局部共晶相的形成，从而物理消耗阻挡层，降低结合层的结构完整性，并污染有源外延器件层 [A1, A2]。
技术节点演进
| 技术节点 | 主要金属化材料 | 典型阻挡材料 | 沉积方法 | 核心阻挡层集成挑战 | 参考 |
|---|---|---|---|---|---|
| 28nm | 铜 (Cu) | Ta / TaN | PVD (溅射) | 高纵横比沟槽中的阶梯覆盖；电阻率与阻挡层厚度的权衡 | [P1, P3], [28nm 平面工艺流] |
| 14nm | 铜 (Cu) 及钴 (Co) 接触 | TiN, TaN, 或 Ta/TaN 双层 | ALD / PEALD & PVD | 高纵横比 FinFET 接触；厚度缩减极限；与脆弱的超低 k 介电层的界面附着力 | [P1, P3], [14nm FinFET] |
| 7nm 及以下 | 铜 (Cu) / 钴 (Co) / 钌 (Ru) | 超薄 ALD TaN, 选择性金属衬层, 自形成阻挡层 | ALD & CVD | 线电阻瓶颈；极端厚度缩减导致的阻挡层不连续；向钴或钌的迁移 | , [7nm FinFET] |
在 28nm 平面工艺节点，标准的物理气相沉积是用于铜金属化钽/氮化钽（Ta/TaN）双层阻挡层方案的主流技术 [P1, P3]。尽管阻挡层的物理厚度很薄，但并未在互连沟槽的总电阻中占据主导地位 （工程实践）。
随着行业推进到 14nm FinFET 节点，3D 局部互连和接触塞的纵横比急剧增加，使得标准 PVD 无法实现均匀的保形覆盖 [P1, T1]。这推动了向原子层沉积（ALD）工艺的转变，以沉积高度保形的 TiN 或 TaN 薄膜 。与此同时，在脆弱且高度多孔的低 k 介电层上进行 CMP 时产生的机械应力，要求在接触界面对阻挡层的机械性能和功函数进行精确控制 。
在 7nm FinFET 及以下节点，互连沟槽的物理缩减已达到高电阻 TaN 阻挡层占据沟槽横截面积相当大比例的程度，这严重减少了可用于高导电性铜的体积，并导致互连 RC 延迟的指数级飙升 。为了缓解这一瓶颈，工业界将阻挡层厚度缩减至其热力学极限，这增加了铜通过局部不连续区域扩散的风险 。这一挑战迫使行业转向替代金属化策略，包括使用钴（Co）或钌（Ru）作为接触塞或局部互连，它们表现出更高的抗电迁移能力，且与铜相比需要更薄甚至无需阻挡层 （工程实践）。
相关工艺
沉积技术
可靠扩散阻挡层的制造与前后工艺步骤深度集成 。阻挡层必须通过高度受控的原子层沉积或先进化学气相沉积（CVD）进行沉积，以确保结构的保形性和化学纯净的界面 。来自 ALD 前驱体的任何残留碳或氯杂质都会显著降低阻挡层的密度和导电性 。
化学机械平坦化
在金属和阻挡层沉积完成后，必须去除多余材料并进行平坦化 （工程实践）。在化学机械平坦化过程中，阻挡层充当抛光终止层，并承受高下压力剪切应力 。阻挡层与相邻介电层之间的界面必须能够承受这些机械力而不发生分层或剥离 。
热处理与刻蚀集成
后续的热处理（例如快速热退火）用于稳定接触或激活结区 。然而，必须严格控制这些步骤的热预算，以防止固态扩散的驱动力超过阻挡层的阻滞能力 [P2, T1]。此外，沉积在金属化堆叠之上的介电覆盖层（如氮化硅或碳化硅）既可作为铜扩散阻挡层，又可作为后续光刻和干法刻蚀步骤中的刻蚀终止层，确保嵌入式通孔不会穿透到下方的有源区 。
未来展望
随着半导体缩减向原子尺寸推进，沉积离散过渡金属氮化物阻挡层的传统方法已达到其物理极限 。在 3nm 以下节点，任何厚度超过几个原子层的物理阻挡层都会引入不可接受的电阻代价 。为应对这一缩减危机，多项新兴趋势正被积极研究：
1 （工程实践）。非晶态与多组分阻挡层：由于晶界是原子扩散的主要路径，研究人员正专注于完全非晶态合金，如钽硅氮（Ta-Si-N）或钴钨磷（CoWP） 。这些非晶结构中缺乏晶界，消除了易扩散路径，从而能在不损害阻挡完整性的前提下显著减小物理厚度 。 2. 二维（2D）单层阻挡层：石墨烯和六方氮化硼（h-BN）等二维材料正被探索作为原子级超薄扩散阻挡层 （工程实践）。由于其致密的、六方 sp² 键合的碳或硼-氮网络，这些材料在理论上能够阻挡铜扩散，同时厚度仅为一个原子，从而最大限度地增加可用于低电阻沟槽金属的体积 。 3. 自形成阻挡层（Self-Forming Barriers）：另一项极具前景的方法是利用自形成阻挡技术，即将掺杂剂（如锰或铝）直接与本体铜晶种层合金化 。在后续的热退火过程中，掺杂原子会优先迁移到介电界面并与周围的氧化物反应，自发形成高度保形、自限制的氧化物阻挡层（如硅酸锰），从而无需单独的沉积阻挡层 。 4. 封装工程衬底：针对多晶陶瓷芯体上宽禁带功率和 RF 器件的异质集成，目前正在设计具备封装氮化硅和选择性共晶阻挡层的先进多重阻挡层堆叠 [A1, A2]。这些架构确保即使在超过典型硅工艺极限的极端外延工艺温度下，也不会发生排气或粘结剂迁移，从而保障器件良率和洁净室环境的完整性 [A1, A2]。