从开孔到填钨，接触是怎么做的？
1 / 3
沉积硬掩膜
顶部深色薄层为氮化硅硬掩膜，下方浅灰色为层间介质（ILD），棕色为最终保留在接触孔内的金属钨。图中简化了栅极氮化硅帽层与侧墙，重点展示硬掩膜传递、介质开口与场区钨清除的截面演进。
在 20nm 以下紧凑栅距（Gate Pitch）节点中，源漏接触孔的尺寸已逼近栅间空隙，单纯依赖光刻套刻（Overlay）极易导致接触金属与栅极短路。本课沿硬掩膜沉积、高选择比层间介质自对准刻蚀（SAC）与钨填充 CMP 三步，解析如何利用材料刻蚀选择比替代严苛的光刻套刻极限。
PECVD SiN 硬掩膜在氧化物硬掩膜与层间介质（ILD）上方沉积成一层连续均匀的氮化硅薄膜。此时这层膜还是连续的，没有形成接触开口，为后续高深宽比接触图形转移做准备。
- 物理化学机制
- 等离子体增强化学气相沉积（PECVD）利用辉光放电离解含硅与含氮前驱体，在受控热预算下形成交联的 Si–N 共价键网络；薄膜的密度、氢含量及本征应力直接决定其在后续氟碳等离子体中的抗侵蚀能力。
- 工艺窗口与承接
- 连续硬掩膜本身不定义接触孔位置；它随后承接旋涂碳（SOC）与抗反射层上的光刻图形，在深介质刻蚀期间替代易损光刻胶保持关键尺寸（CD）稳定。
2 / 3
刻蚀上部介质
硬掩膜图形转移后，接触沟槽介电刻蚀（SC Contact Trench Dielectric Etch）沿开口向下各向异性去除层间介质（SiO₂），在上部介质中打开垂直接触沟槽。后续还要继续刻蚀、清洗和金属化，才会形成完整的接触路径。
- 物理化学机制
- 高碳氟比（如 C₄F₆/C₄F₈）等离子体在 SiO₂ 表面利用晶格氧将碳转化为挥发性 CO/CO₂，使氟自由基与高能离子持续刻蚀氧化物；而在不含氧的氮化硅栅帽与侧墙表面及沟槽侧壁上，富碳自由基原位聚合成氟碳聚合物（CFₓ）保护膜，实现高 SiO₂/SiN 选择比并抑制横向扩孔。
- 工艺窗口与承接
- 自对准接触（SAC）依赖栅顶氮化硅帽层与侧墙的包覆保护：若聚合物钝化与离子轰击失衡导致选择比不足，会侵蚀侧墙或帽层肩部引发栅—接触漏电；反之聚合物过厚则会导致弓形/锥形剖面縮小底部有效接触面积。
3 / 3
填钨后进行CMP
在完成底部预清洗、Ti 硅化物前驱层、TiN 阻挡层与金属钨（W）过填充后，CMP 去除介质表面多余的导体，保留开口内的钨塞。自对准还需要栅帽、侧墙的绝缘保护，以及合适的刻蚀选择性。
- 物理化学机制
- 钨 CMP 通过抛光液氧化剂在金属 W 表面生成易被机械剪切去除的表面氧化层，利用凸起场区与凹陷区的接触应力差异快速清除场区连续导电膜，并在底层介质表面实现选择性停抛，从而在物理上隔开相邻接触孔。
- 工艺窗口与承接
- CMP 仅负责消除场区金属桥连并为后续 PMD 回刻及互连模块准备平整上表面；接触孔是否自对准绝缘取决于前序氮化硅帽层/侧墙与刻蚀选择比，而底部是否形成低阻欧姆接触则取决于 Ti 硅化物相变与孔内无空洞填充。
本节要点
14nm FinFET栅间距极度紧凑，接触孔套刻容差往往小于光刻机对准极限，因此自对准接触（SAC）依靠“材料刻蚀选择比”替代纯光刻对准：先以第165步PECVD SiN硬掩膜锁定顶面图形，再在第173步采用富碳氟碳等离子体（如C₄F₆/C₄F₈），在SiO₂表层持续刻蚀耗碳的同时于SiN栅帽与侧墙肩部积聚致密CₓFᵧ钝化膜，迫使接触孔沿绝缘边界自动收拢而不裸露金属栅；经底部打开、界面硅化与CVD钨填充后，第194步CMP清除场区多余金属并将各插塞独立分隔。因此，“自对准”是由氮化物边界与氟碳选择性化学共同确立的，而非单凭开口位置或金属填满所能证明。
查看工艺变化对照表
| 工艺维度 | 核心物理与选择性机制 | 窗口失配风险与验证边界 |
|---|---|---|
| 165：PECVD SiN硬掩膜 | 高致密Si–N共价网络耐受长时间高能离子轰击，为薄光刻胶向厚层间介质的深孔图形转移提供刚性掩蔽基准。 | 膜厚或内应力失配会导致条形接触孔边缘粗糙度（LER）放大或侧壁倾角偏移；此时尚未加工任何接触开口。 |
| 173：SAC介质选择性刻蚀 | 高碳氟比等离子体在SiO₂上释放氧生成挥发性CO/CO₂，而在无氧SiN栅帽/侧墙上积聚CₓFᵧ聚合物护盾实现高选择比。 | 聚合物过厚会引发刻蚀中途停止（Etch Stop）导致开路，聚合物不足则削角SiN肩部并造成栅–源漏桥接击穿。 |
| 194：钨插塞填充与CMP | CVD钨填满接触槽后，铁离子氧化剂与氧化铝磨料协同抛除场区钨与Ti/TiN阻挡层，停在介质表面实现电学隔离。 | 钨中心接缝在抛光液腐蚀下易形成栓塞凹洞（Keyhole）；截面填满不代表底部硅化物接触电阻或栅漏电已合格。 |
图示范围
省略第165步后的多层图形化转移，以及第173步后的底部蚀刻停止层穿透、聚合物湿法剥离、外延源漏界面硅化物形成与Ti/TiN阻挡层沉积；概念图未按比例展开栅帽与侧墙护盾细节，也不包含实测接触电阻或TDDB击穿数据。