金属栅是如何替换临时栅的？
1 / 3
先形成栅介质
紫色薄层代表早期栅模块形成的 HfO₂ 高 k 栅介质，中部空腔代表去除虚拟硅栅后的替换栅槽，棕色代表最终保留在槽内的金属栅电极。第一幅图只展示高 k 介质，虚拟硅栅占位过程作了简化。
当传统 SiO₂/多晶硅栅极缩减至纳米级等效氧化层厚度（EOT）时，量子隧穿栅漏电急剧恶化，且多晶硅耗尽效应与费米能级钉扎限制了阈值电压（V_t）调控。本课沿 28nm 先高 k 介质、后替换金属栅（High-k First / Gate-Last）流程，拆解 ALD HfO₂ 沉积、干湿法分步掏空虚拟多晶硅栅，以及替换金属栅 CMP 的热预算解耦机制。
本 28nm 流程在早期栅模块中先经表面预处理与氮化后，通过原子层沉积（ALD）形成高 k 氧化铪（HfO₂）栅介质，起核心栅绝缘作用。后续临时多晶硅栅在其上方为加工保留位置；此时最终金属电极还没有形成。
- 物理化学机制
- ALD 依赖前驱体与氧化剂脉冲之间顺序自限性的表面半反应，实现单分子层级的厚度均匀性；高介电常数 HfO₂ 能够在保持极小等效氧化层厚度（EOT）与强沟道静电控制的同时，增加物理介质厚度以指数级降低直接隧穿漏电。
- 工艺窗口与承接
- 注意本 28nm 路线为 High-k First / Gate-Last：高 k 介质与薄保护 TiN 在源漏高温退火前已形成，而最终功函数金属与主金属电极推迟到后道引入，由虚拟多晶硅占位层代为承受源漏激活高温，防止最终金属栅发生热互扩散与功函数漂移。
2 / 3
去除临时硅栅
源漏激活和层间介质（ILD0）沉积及 CMP 暴露出虚拟多晶硅顶部后，依次执行干法与湿法去除以掏空临时硅栅。图中以栅腔示意这一阶段；干法开口、湿法清根、清洗和界面处理完成后，才进入替换金属栅加工。
- 物理化学机制
- 虚拟多晶硅去除采取“干法先行、湿法清底”协同机制：先用方向性干法刻蚀打开受两侧氧化物夹持的多晶硅主体以建立可渗透反应前沿，再用各向同性碱性湿法腐蚀进入等离子体视线难以触及的底部与侧壁拐角，在不造成离子轰击损伤的前提下彻底清除残余多晶硅细丝（Stringers）。
- 工艺窗口与承接
- 干湿法接力将一个几何打开但存在等离子体残渣的凹槽，转化为化学洁净且底层介质/阻挡界面无损的替换栅空腔；若拐角滞留未断裂的 Si–Si 硅残渣，会阻碍后续功函数金属共形沉积并引起阈值电压（V_t）失控。
3 / 3
保留栅腔中的金属
在栅腔内完成功函数金属与填充金属沉积后，金属栅 CMP（MG CMP）去除场区表面多余的连续导体及导电衬层，仅保留栅腔内的最终金属电极。对照早期图：高 k 栅介质先形成，最终金属电极在后道替换加入。
- 物理化学机制
- 金属栅消除了多晶硅栅耗尽区串联电容与费米能级钉扎；MG CMP 则利用抛光液氧化/络合反应与磨粒机械接触的协同作用清除场区多金属覆盖层，同时必须平衡异种功函数金属与填充金属在电解质中的电位差，抑制电偶腐蚀（Galvanic Corrosion）与栅顶凹陷（Dishing）。
- 工艺窗口与承接
- MG CMP 控制最终栅顶相对于周围层间介质的高度与平整度以承接后续接触图形化，但栅极的横向沟道长度（L_g）与侧壁边界早已由前序虚拟栅图形和侧墙锁定，并非由 CMP 重新定义。
本节要点
高k金属栅（HKMG）旨在用高介电常数HfO₂缩减等效氧化层厚度（EOT），并用金属栅消除多晶硅耗尽与费米能级钉扎。但若让最终功函数金属直接经历源漏激活尖峰退火，会发生氧空位扩散与阈值电压（V_th）漂移。本28nm平面Flow因此采用“High-k-First / Gate-Last”路线：第45步先通过ALD沉积平面HfO₂，上方覆盖伪多晶硅栅完成侧墙、源漏注入退火及ILD0 CMP开盖；第155–156步采用“干法去大部 + 湿法软着陆”两段法拔除伪硅栅而不击穿底部纳米级高k层；最后依次填入NMOS/PMOS功函数层与低阻金属，在第167步经MG CMP磨除场区跨接金属。保留的高k轮廓不代表界面零损伤或V_th已达标。
查看工艺变化对照表
| 工艺维度 | 核心物理与选择性机制 | 窗口失配风险与验证边界 |
|---|---|---|
| 早期高k沉积（第45步） | ALD自限制半反应在化学氧化界面层（IL）上逐原子层生长高介电常数HfO₂，在增加物理厚度的同时压低EOT。 | 本Flow属High-k-First，高k层平铺在栅底而非顺着栅腔侧壁呈U形包裹；后续高温退火若引发界面层增厚会抬升EOT。 |
| 干湿接力拔伪栅（第155–156步） | 第155步低偏压等离子体快速减薄主体多晶硅，第156步切换高选择性湿法药液无轰击溶清残硅并停在底层高k介质上。 | 干法过刻会轰击损伤超薄高k层，湿法不足则在底角残留多晶硅（Poly Stringer）阻碍功函数金属贴合。 |
| 最终金属栅CMP（第167步） | 清除场区ILD0上方的连续功函数层与填充金属，将导电材料截断并限制在各自的替换栅槽内。 | 过抛光造成的栅高损耗（Gate Height Loss）会改变接触孔刻蚀窗口与栅电阻；截面图不能证明界面态或V_th合格。 |
图示范围
早期截面仅突出高k栅介质基准，未展开伪多晶硅栅沉积与栅极刻蚀；后期截面将界面盖帽层、NMOS/PMOS双功函数金属、浸润层与低阻主电极简化为统一电极色块。第45步至第155步之间跨越了侧墙、源漏注入退火及ILD0平坦化，且第155步干法后必须接续第156步湿法清根与界面清洗。