14nm FinFET预览

ALD SiN 步骤并非被动衬层，而是一个主动的集成使能环节，为 PMD 堆叠建立机械与化学边界条件 [P1]。

物理与化学沉积机理

CESL ALD SiN 沉积通过等离子体增强原子层沉积实现，其过程在硅基前驱体与氮等离子体暴露之间交替进行，以在所有可达表面上驱动自限制的表面反应 [P1]。在前驱体半周期中，有机胺硅烷分子化学吸附在活性表面位点上直至饱和，这一本征特性使薄膜生长与局部结构几何形貌解耦，从而在高纵横比 FinFET 结构中实现优异的共形性 [P3]。随后进行的等离子体半周期会产生高活性的氮自由基，去除有机配体、促进 Si–N 键形成并致密化生长网络，完成一次原子尺度的生长增量 [P4]。等离子体增强至关重要，因为其提供非热能量以降低反应活化势垒，使得在符合 MOL 热预算的温度下即可实现完全氮化和配体去除 [P1]。当采用远程或低损伤配置时，表面活化主要由自由基扩散而非离子轰击主导，从而最大限度降低对鳍沟道及邻近栅极区域的晶格损伤和电荷俘获 [P1]。这种化学反应性与物理温和性之间的平衡，支撑了 ALD SiN 在先进 FinFET 中作为电学上良性而化学上稳健的 CESL 的应用能力 [T1]。

材料与方法选择逻辑

选择氮化硅作为 CESL 材料，是因为其强 Si–N 键合网络相对于氧化物具有较高的刻蚀选择性、对氢和氧的低渗透性，以及足够的机械刚性，可在激进的接触刻蚀过程中充当有效屏障 [P1]。与 PECVD 氮化硅相比，ALD 沉积的 SiN 具有更优异的共形性和厚度控制能力，这对于在不发生夹闭或变薄的情况下覆盖鳍侧壁和间隔层拐角是必不可少的 [P3]。这些特性直接转化为更紧的刻蚀停止裕量以及更低的接触关键尺寸变异性 [A2]。工艺参数主要通过表面化学饱和和等离子体辅助转化效率相互作用，而非通过气相传输过程，这也是 ALD 与基于 CVD 的 CESL 方法的本质区别 [P4]。提高等离子体反应性可增强配体去除和薄膜致密化，但若自由基与离子比例控制不当，也会同时增加离子诱发损伤的风险 [P1]。同样，前驱体反应性和表面停留时间会同时影响共形性和杂质引入，形成需要优化的权衡空间，以在不损害鳍或间隔层完整性的前提下获得致密、低缺陷的 SiN 薄膜 [P3]。

14 nm FinFET 的节点特定考量

在 14 nm FinFET 技术节点，鳍高度和间距形成的中高纵横比结构已超出传统 PECVD 衬层的可靠共形性极限，使 ALD 成为实际必需而非单纯的优化选项 [T2]。此外，该节点的器件性能仍对应力传递和界面缺陷高度敏感，因此 CESL 必须在提供机械保护的同时，不引入不可控的应变或靠近沟道的陷阱态 [P2]。因此，在 14 nm 节点采用 ALD SiN CESL，体现了几何尺寸缩放、热预算限制以及可靠性要求在该节点下的综合收敛，共同推动了等离子体增强 ALD 相对于传统沉积方法的优势地位 [P1]。