14nm FinFET预览

FinFET 拓扑结构上形成共形介电薄膜，需要在鳍侧壁以及具有刻面形貌的外延区域周围实现均匀覆盖，以确保一致的横向隔离 [A2]。诸如表面反应受限生长等共形沉积机制可确保薄膜厚度由表面化学反应而非视线传输所决定，这一原理与 [T1] 中基于表面动力学和晶体周期性推导的薄膜形成理论相一致。所沉积的介电层作为物理扩散阻挡层，在后续热处理或化学工艺中抑制掺杂剂迁移和金属扩散，遵循了 [A2] 中所描述的间隔层定义结工程所采用的相同隔离逻辑。通过在具有不同化学反应活性的材料之间实现物理隔离，间隔层可减轻 SiGe 界面处的非预期反应，这一点尤为关键，因为在受应变的 SiGe 区域附近已知会发生增强的扩散和应力驱动传输现象 [P2]。

材料与方法选择依据

该步骤所选用的间隔层材料优先考虑对 SiGe 的化学惰性、对常见掺杂剂和金属的低扩散性，以及在后续工艺应力下的机械稳定性 [P1]。具有强共价键合和高热力学稳定性的介电材料更受青睐，因为它们能够在 CSOH 旋涂和硬掩膜沉积过程中抵抗等离子体诱发损伤和湿法化学侵蚀，这与 [A2] 中用于 FinFET 间隔层定义结控制的集成策略一致。从参数相互作用的角度来看，更高的共形性可改善侧壁覆盖，但同时会增加寄生电容；而更高的薄膜致密度则可提升扩散阻挡能力，但代价是向鳍和沟道传递更大的应力 [A2]。这些权衡反映了尺度缩小 MOSFET 中更为广泛的间隔层优化问题，其中间隔层宽度和材料特性直接影响串联电阻和静电完整性，如 [T2] 所讨论的那样。

14 nm FinFET 的节点特定考量

在 14 nm 节点，鳍宽和鳍间距的缩小放大了器件性能对间隔层引起的有效沟道长度变化和应力分布的敏感性 [P4]。该节点特有的高而窄的鳍结构在侧壁工艺与沟道输运之间表现出强耦合，使得沿鳍高度方向的间隔层均匀性对于维持一致的驱动电流至关重要，这一点已在高纵横比 FinFET 研究中得到验证 [P3]。此外，高度受应变的 SiGe 源/漏区域的存在会引入额外的应力梯度，这些应力梯度可能与间隔层的机械特性相互作用，从而改变应变向沟道的传递效率，这一现象根植于 [P1] 中所描述的异质外延应变物理机制。因此，在 14 nm 节点，S/D Spacer 2 沉积不仅仅是一个几何隔离步骤，而是一个应力与静电特性协同优化的关键要素，具有积极尺度缩小 FinFET 集成所特有的意义 [P1]。