14nm FinFET预览

/D SiGe 的集成背景进行了调校，在该背景下，机械应变保持和选择性外延兼容性占据主导要求 [P1]。与主要服务于光刻或隔离功能的 SNO 或 CON CSOH 涂覆不同，S/D SiGe CSOH 涂覆必须与后续外延界面兼容，并避免引入残留物或应力松弛路径，否则会削弱 SiGe 诱导的沟道应变 [P1]。

物理与化学机理

CSOH 涂覆工艺依赖于有机聚合物薄膜在氧化物和氮化物终止表面上的物理吸附与交联，形成连续的阻挡层，从而阻止氧气、水分和反应性物种到达下方的 Si 和 SiGe 表面（工程实践）。其附着机理由表面能匹配以及 CSOH 官能团与下方氧化物保护层之间的弱化学相互作用所主导，这些因素在后续热处理和等离子体暴露过程中稳定薄膜（工程实践）。通过将 S/D 区域与环境及工艺诱导的氧化隔离，CSOH 涂层有助于保持洁净且明确的界面，这对于维持外延选择性并在后续 SiGe 工艺中最小化缺陷形成至关重要，这一点与选择性外延研究中强调的表面洁净度敏感性一致 [P1]。从器件物理角度看，保持 SiGe 应力源区域的完整性至关重要，因为其引入的压缩应变直接调制价带结构并提升 PFET 沟道中的空穴迁移率 [T1]。在光刻之前或过程中发生的任何非预期氧化或污染，都会在局部松弛应变或引入缺陷，从而降低传递到沟道的有效应力并劣化驱动电流，这已由应变工程原理所证实 [T1][P2]。

材料与方法选择逻辑

选择 CSOH 材料用于该步骤，是因为其兼具对下方氧化物的良好刻蚀选择比，以及与后续薄氧化层和硬掩膜工艺相兼容的热稳定性和化学稳定性（工程实践）。CSOH 的有机特性使其能够被干净去除，而不会留下可能干扰选择性 SiGe 刻蚀或外延再生长的无机残留物，这与强调低损伤结形成的集成策略一致 [A1]。该涂覆步骤中的参数相互作用主要影响薄膜的连续性、附着力以及对下游工艺的耐受性；例如，提高交联度可以增强刻蚀抗性，但同时也会增加去除不完全的风险，从而对外延界面质量产生不利影响 [P3]。与流程中其他 CSOH 旋涂步骤相比，该步骤受到 SiGe 应力源存在以及需要在 14 nm 尺寸下保持鳍几何形貌的独特约束，在这一尺度上，即便是微小的形貌或残留差异，也可能转化为显著的电学变异性 [P3]。随着 FinFET 缩放加剧版图和图形相关效应，在致密与稀疏 S/D 区域之间保持均匀的掩膜行为变得至关重要，以避免应变和电阻结果的不均匀性 [P3]。

14 nm FinFET 的节点特定考量

在 14 nm 节点，SiGe 源/漏应变工程的有效性与鳍尺寸和间隔层邻近性紧密耦合，这使得诸如 S/D SiGe CSOH 涂覆这样的表面保护步骤相较于更大节点更加关键 [P1]。几何裕量的缩小放大了任何表面损伤或污染对应变传递和结区陡峭度的影响，而这些因素会直接影响缩放 MOSFET 中的短沟道控制能力和驱动电流 [T1][A2]。因此，该步骤体现了一种针对先进 FinFET 技术中应变保持、光刻精度以及缺陷控制等综合挑战的节点特定集成响应 [P1]。