14nm FinFET预览

损伤等离子体辅助工艺的沉积模式中，生长机理由自限制吸附与表面反应动力学主导，而非气相反应，这对于在三维 FinFET 拓扑结构上实现共形覆盖至关重要 [P1]。等离子体产生的活性氮物种降低了氮化反应的活化能，使得在不超出前序栅极与隔离结构所限定的热预算条件下即可完成成膜 [P1]。所得 SiN 薄膜在电学上钝化悬挂键，并提供机械连续的屏障，将注入诱发的碰撞级联重新分布并偏离硅晶格，从而降低沟道区域的缺陷生成 [A1]。

材料与方法选择逻辑

选择硅氮化物作为该衬层，是由于其适中的介电常数、较强的 Si–N 键能以及对离子穿透的高阻抗特性，在高能注入步骤中可提供有效屏蔽，同时保持与后续清洗与刻蚀工艺的兼容性 [P1]。与用于 STI 或 POP 应用的氧化物衬层相比，SiN 在抑制掺杂沟道效应与金属污染方面具备更优异的阻挡能力，这在注入模块中尤为关键 [T1]。提高薄膜密度可增强注入阻挡效率与化学稳定性，但过高的等离子体能量可能增加界面缺陷密度，体现了薄膜质量与界面损伤之间的方向性权衡关系 [P1]。因此，该步骤的集成目标在于平衡表面钝化、共形性以及最小化晶格扰动，而非追求最大厚度或应力效应，这一点将其与以应力工程或隔离为目的的氮化物衬层区分开来 [P1]。

14 nm 节点的特定考量

在 14 nm FinFET 技术节点，鳍宽与节距已缩小至使注入阴影效应与侧壁损伤能够直接转化为阈值电压波动及静电控制能力下降的尺度 [T3]。共形 SiN 衬层可确保有效注入边界条件沿整个鳍高度方向保持一致，从而支撑先进 FinFET 结结构中所描述的垂直突变且共形的结形成 [A1]。不同于主要用于隔离、填隙或功函数调节的 STI 或 RMG 衬层，PHV SiN 衬层专门针对注入存活性与结完整性进行优化，使其成为实现节点性能的关键步骤，而非通用介质沉积工艺 [A1]。