7nm FinFET预览

面反应，其中含硅和含氮的前驱体碎片在低能等离子体中生成，并吸附在暴露表面上，形成非晶氢化氮化硅网络 [P2]。等离子体解离步骤产生高度活泼的自由基，降低了成膜的活化能，使沉积能够在与结区后处理和 HKMG 堆栈兼容的热预算下进行 [P1]。随着这些自由基发生化学吸附并交联，形成了具有本征应力的非晶 SixNyHz 薄膜，其应力状态源于网络中非化学计量比的键合构型以及氢的引入 [P3]。从器件物理的角度来看，这种本征薄膜应力通过弹性耦合传递到硅鳍片和沟道区域，轻微地畸变晶格并调制载流子的能带结构和有效质量，从而在不改变静电特性的情况下提升迁移率 [P2][T1]。

材料、方法选择及参数相互作用

之所以选择氮化硅作为 CESL，是因为其同时具备相对于二氧化硅的高刻蚀选择比、对反应性物种扩散的良好阻挡性能，以及可用于应变工程的可调本征应力 [P2]。与纯热工艺相比，等离子体增强沉积方法更受青睐，因为其在保持低热预算和可控薄膜致密度的同时，能够在三维 FinFET 形貌上实现良好的共形覆盖 [P1]。在这一框架下，沉积参数之间存在方向性的相互作用：提高等离子体反应性有助于配体去除和薄膜致密化，但也会增加离子诱导损伤的风险；而提高前驱体供给有利于实现均匀覆盖，却可能提高氢含量并降低应力稳定性 [P1][P3]。沉积后的处理通过降低氢含量并增强 Si–N 网络连通性来进一步改变键合构型，这可以强化拉伸应力的传递，但也可能根据初始薄膜结构的不同而引起压缩应力的松弛 [P2]。

7 nm FinFET 的节点特定考量

在 7 nm 节点，鳍片具有极高的纵横比和更窄的间距，使得实现共形覆盖和均匀应力传递比早期平面技术更具挑战性 [P1]。鳍片中硅体积的减少放大了沟道应变对应力衬里变化的敏感性，因此 CESL 薄膜结构的微小差异就可能导致可测量的器件变异性，使该步骤与性能均匀性直接相关 [P3]。此外，更紧凑的接触间距和更为激进的接触刻蚀工艺，使 CESL 作为精确刻蚀停止层和保护阻挡层的作用更加关键，从而提升了对薄膜致密度和界面黏附性的集成要求 [A1]。这些由尺度缩小驱动的约束解释了为什么在 7 nm 节点下，CESL 沉积必须在机械应力工程、损伤最小化和共形性之间取得平衡，而这一点在更大节点上并不如此关键 [P1]。