7nm FinFET预览

[A1]。

物理与化学机制

先进 FinFET 中厚栅氧形成的基本机制依赖于受控氧化或沉积型氧化物生长，其通过钝化硅悬挂键并在鳍表面形成致密的 Si–O 网络 [T1]。在诸如 ALD SiO₂ 等基于沉积的实现方式中，自限制的表面反应会顺序饱和可用的羟基或悬挂键位点，从而在三维鳍侧壁和 STI 拐角处实现均匀覆盖 [P1]。这种受表面反应限制的生长机制解释了为何在高纵横比 FinFET 几何结构中仍能保持优异的覆盖一致性，而这在受气相反应限制的 CVD 工艺中往往难以实现 [P1]。从器件物理角度来看，增大栅氧的物理厚度会根据关系式 E = V/t 在给定电压下降低电场强度，从而在高场工作条件下抑制缺陷生成和时间相关介质击穿（TDDB）[T1]。因此，氧化层质量不仅由厚度决定，还受界面缺陷密度的显著影响，因为界面陷阱会调制表面势控制，并通过陷阱辅助隧穿机制加速击穿过程 [P1]。生长后或原位处理（如氮化）可通过以更强的 Si–N 键取代较弱的 Si–O 键或氧空位来进一步调节化学键合环境，从而在电应力下直接降低陷阱生成速率 [P1]。

材料与方法选择的依据

在 FinFET 的厚栅应用中，沉积型氧化物，尤其是 ALD SiO₂，相较于纯热氧化更受青睐，因为它们可避免过度消耗鳍沟道材料并保持鳍几何形貌的完整性 [P1]。当存在 SiGe 等替代沟道材料时，这一点尤为关键，因为热氧化会优先生长 Ge 氧化物，导致应变和迁移率退化，这一失效模式已在先进鳍结构中得到记录 [A2]。ALD 所固有的高覆盖性和原子级厚度控制能力可直接应对 7 nm 鳍的三维拓扑结构，确保氧化层厚度变化不会转化为局部电场热点 [P1]。工艺参数主要通过表面化学和缺陷物理相互作用，而非简单的厚度缩放来影响结果；较高的沉积或氧化强度通常会提升薄膜致密度，但也可能增强杂质引入或界面层再生长 [P1]。类似地，氮化强度和热预算在降低界面态密度与引入潜在固定电荷之间形成权衡，而后者会如 MOS 静电学所描述的那样引起平带电压和阈值电压的偏移 [T1]。因此，所选择的方法体现了介电可靠性、界面质量以及与后续高‑k/金属栅堆栈兼容性之间的平衡，其中仍然需要一层类 SiO₂ 的界面层以满足迁移率和可靠性要求 [P3]。

7 nm HKMG FinFET 的节点特定考量

在 7 nm 节点下，鳍宽和鳍高放大了对任何氧化层非均匀生长的敏感性，使得覆盖一致性和界面控制相较于平面工艺显得更加关键 [P1]。HKMG 集成的存在进一步约束了该步骤，因为在后续高‑k 和金属栅处理过程中发生的氧再分布，若初始界面氧质量不足，可能会导致界面氧再生或改性，从而直接影响等效氧化层厚度和阈值稳定性 [P4]。因此，在此阶段生长的厚栅氧必须具有良好的化学稳定性和低缺陷特性，才能在后续热循环中避免过度的界面层演化，这一要求也将其与流程早期较为简单的垫氧生长区分开来 [P4]。与主要作为 STI 形成过程中刻蚀缓冲和应力释放层的垫氧生长不同，该厚栅氧生长步骤在电学上具有功能性，并且直接关系到栅可靠性和器件工作特性 [T1]。它也不同于双栅氧光刻步骤，后者通过选择性减薄或增厚氧化层来实现多 Vt 或 I/O 区分，而本步骤则是在任何栅图形化发生之前建立所需的统一基础介电层 [P1]。