7nm FinFET预览

形成，其中前驱体分子吸附在铜和介质表面，在高能等离子体物种驱动下发生解离和表面反应，从而实现与 BEOL 热预算相兼容的低温薄膜生长 [P1]。在等离子体增强原子层沉积或密切相关的循环式等离子体增强工艺中，薄膜生长通过自限制的表面反应进行：前驱体的化学吸附饱和可用表面位点，随后等离子体活化去除配体并促进网络结构形成，最终得到致密的 Si–N 或 Si–C–N 键合网络 [P1]。等离子体提供的非平衡能量降低了成键反应的活化能，使得在不超过会引发铜扩散或低 k 介质损伤的热预算条件下即可形成高密度薄膜 [P1]。从器件物理角度看，致密的键合网络根据热激活扩散理论降低了原子扩散系数，从而抑制铜原子沿界面和晶界迁移，而这些路径已知是尺寸缩小互连结构中主导的电迁移通道 [P3]。

材料与方法选择逻辑

硅氮化物或硅碳氮化物基材料被选用于 ESL 帽层，是因为其强共价键结构和对铜的低渗透性能够提供有效的扩散阻挡，同时在等离子体刻蚀过程中相对于氧化物基 IMD 材料表现出较高的刻蚀选择比 [A1]。在富氮成分与引入碳的成分之间的选择，体现了在薄膜密度、内应力和介电常数之间的权衡，这与先进 BEOL 集成中报道的多层帽层工程策略一致 [P4]。等离子体功率、前驱体化学特性以及曝光序列以定向方式相互作用以控制薄膜密度和应力，其中增强的等离子体活化可提高致密化程度和阻挡性能，但同时也会增加对下层低 k 介质产生离子诱导损伤的风险 [P1]。因此，工艺方法选择优先考虑能够将化学反应性与离子轰击解耦的沉积技术，以在保持对复杂形貌的良好覆盖性的同时，维持下层材料的完整性，这一思路符合先进互连中刻蚀停止层和阻挡层的集成逻辑 [P2]。

7 nm 节点的特定考量

在 7 nm 节点，互连节距的缩小以及铜线厚度的减薄放大了表面与界面现象的影响，使得 ESL 帽层相比早期技术节点显得尤为关键 [P3]。随着线宽缩小，电子散射和电迁移对界面粗糙度和原子扩散路径愈发敏感，因此帽层必须具备均匀覆盖性和极低的界面缺陷密度，以在长期运行中稳定电学性能 [P3]。此外，该节点下对多孔低 k 介质的广泛使用提高了其对等离子体诱导损伤的敏感性，因而需要在受限等离子体条件下仍能实现高阻挡质量的 ESL 沉积工艺 [P4]。这些由尺寸缩放驱动的约束共同解释了为何 ESL 帽层沉积在 7 nm HKMG FinFET BEOL 集成中是一个必不可少且受到严格控制的工艺步骤 [P4]。