7nm FinFET预览

]。非平衡等离子体环境能够在 BEOL 兼容温度下实现致密的 Si–C 和 Si–N 键形成，这对于保持 Cu 完整性和低 k 介质稳定性至关重要 [P1]。等离子体中的氢自由基发挥双重作用，一方面促进表面反应，另一方面选择性刻蚀弱键合的 Si–H、N–H 和 C–H 物种，使生长模式从快速堆积转向选择性致密化 [P1]。这种致密化降低了自由体积以及 Cu 和氧扩散的渗流通道，从而增强了抗电迁移寿命和抗氧化能力，这与针对 Cu 互连所讨论的界面主导扩散模型一致 [P3]。

材料与方法选择逻辑

基于硅碳氮的材料被选用于 ESL 盖层，是因为其在低介电常数、高键密度以及对铜的强附着力之间实现了良好平衡，在降低 RC 延迟的同时提升了界面可靠性 [P3]。与传统氮化硅相比，引入碳可降低极化率和有效电容，同时仍保持足够的机械强度以充当刻蚀阻挡层 [P3]。在工艺选择上，优先采用 PECVD，因为可以独立调节等离子体功率、气体化学组成和离子能量，以控制薄膜致密度、氢含量和本征应力方向，而不改变整体 BEOL 热预算 [P1]。提高等离子体诱导的氢活性通常会降低生长速率，但提高致密度和阻挡性能；而更高的离子轰击一般会增加压应力和机械稳健性，体现了该步骤中化学动力学与等离子体物理之间的耦合相互作用 [P1]。

7 nm 节点的特定考量

在 7 nm 技术节点下，互连线宽的缩小放大了界面受控扩散和应力驱动失效的作用，使 ESL 盖层从被动衬层转变为一阶可靠性决定因素 [P3]。减小的 Cu 横截面积提高了电流密度并增加了电迁移敏感性，因此 Cu/盖层附着力和界面键密度的提升可直接转化为更长的平均失效时间，这一点已在 SiCN 盖层相对于 SiN 的比较中得到验证 [P3]。此外，激进的低 k 缩放增加了机械脆弱性，要求 ESL 盖层在限制等离子体损伤的同时，在后续 ILD 沉积和固化步骤中提供应力补偿，这一集成需求与先进 BEOL 研究中报道的多层及低氢盖层概念一致 [P1][P2]。