7nm FinFET预览

等离子体诱导损伤的传播 (工程实践)。

物理与化学机理

ESL 盖层沉积的基本机理在于形成一种相对于上覆 ILD 具有高刻蚀选择性的材料层，同时保持对铜和低‑k 介质的化学稳定性，这一目标通过利用刻蚀过程中键强度差异和等离子体反应路径的不同来实现 [A1]。在沉积过程中，通过工程化的表面反应生成致密、连续的薄膜，其网络结构能够抵抗用于介质刻蚀的含氟碳或含氧等离子体化学，从而实现精确的刻蚀阻挡行为 [A2]。这种选择性来源于具有更强金属–氮或硅–碳键的材料，其溅射产额更低、化学刻蚀速率更慢，相比于以 Si–O 为主的介质尤为明显 [P4]。在器件物理层面，防止铜通过 ESL 扩散至关重要，因为铜原子会在介质中形成深能级陷阱，增加漏电流并降低随时间变化的介质击穿可靠性，这一机理已在铜/低‑k 体系中得到充分证实 [P2]。扩散抑制通过最小化晶界等快速扩散通道来实现，因此优选非晶或纳米晶 ESL 薄膜，这与 BEOL 集成中基于氮化物层的扩散阻挡原理一致 [P3]。

材料与方法选择及参数相互作用

ESL 盖层沉积所选材料需在刻蚀阻挡能力、扩散阻挡性能以及与低‑k 介质的兼容性之间取得平衡，其遵循的界面工程逻辑与先进扩散阻挡层的设计原则一致 [P3]。含氮或含碳薄膜因其致密的键合网络能够提高铜扩散的活化能，同时提供较高的等离子体刻蚀阻力而被广泛采用，这在多项阻挡层与刻蚀阻挡层专利中已有描述 [A1]。强调高覆盖性和表面受控反应的沉积方法更受青睐，以确保侧壁和顶部的均匀覆盖，而这将直接影响后续步骤中的通孔 CD 控制和接触电阻 [P4]。工艺参数主要通过影响薄膜密度、氢或碳的引入量以及本征应力而相互作用，其中反应完全度的提高有助于改善刻蚀阻力，但也可能带来薄膜应力升高和附着力挑战 (工程实践)。相反，表面反应不足或前驱体解离不充分会导致薄膜多孔化，扩散阻挡能力和刻蚀选择性下降，从而增加通孔刻蚀过程中铜暴露的风险 [A2]。因此，工艺监控更侧重于刻蚀速率稳定性、薄膜均匀性以及刻蚀后残留物行为等间接指标，而非绝对厚度控制 (工程实践)。

7 nm 技术节点的特定考量

在 7 nm 节点，由于互连间距进一步缩小，对通孔失配和过刻蚀的敏感性显著增加，使得精确的刻蚀阻挡行为成为强制要求而非可选项 [P2]。铜线截面积的缩小也会提高电流密度，若铜界面受到损伤或污染，将进一步加剧电迁移风险，从而更加凸显化学稳定 ESL 界面的必要性 [P2]。此外，该节点所采用的超低‑k 介质机械强度较低，因此 ESL 还必须作为机械缓冲层，在 ILD 沉积和 UV 固化过程中防止等离子体诱导或应力诱导的损伤传播 (工程实践)。