7nm FinFET预览

结构上获得均匀覆盖，这一点在 [P3] 中对 ALD 的一般性描述中已有阐述。其机理是前驱体分子在可用的表面官能团上发生化学吸附，直至达到位阻饱和状态，从而在本质上将薄膜形成与特征几何形貌解耦，并确保在高纵横比结构上的共形性 [P3]。当采用等离子体增强时，活性自由基和离子提供额外的非热能量，促进配体的完全去除和网络结构的形成，同时降低热预算，这与 [P1] 中讨论的 PEALD 反应路径一致。最终形成的薄膜密度和化学化学计量比取决于表面反应完全性与等离子体诱导损伤之间的平衡，这一平衡直接影响 ESL 作为刻蚀选择性层和扩散阻挡层的功能 [P1]。

材料与方法选择逻辑

在 7 nm BEOL 集成中，ESL 通常选用致密介质材料，如氮化硅、碳氮化硅或氧化铝，这是因为其强共价键网络能够相对于低 k 介质提供更高的刻蚀选择性，并具备对金属扩散的强抑制能力，这与 [A2] 和 [A3] 中概述的刻蚀选择性和扩散抑制原理一致。相比于视线型沉积方法，基于 ALD 的工艺更受青睐，因为共形性对于封闭通孔侧壁和拐角至关重要，若覆盖不完整，可能形成局部刻蚀泄漏路径或扩散通道 [P3]。工艺参数之间存在方向性的相互作用：提高等离子体反应性可增强薄膜致密化和刻蚀抗性，但同时也会增加离子诱导损伤邻近超低 k 材料的风险，这一权衡已在等离子体–介质相互作用研究中得到明确验证 [P1][P2]。因此，ESL 集成更依赖于调控表面化学活化，而非单纯提高等离子体能量，以在保护能力与介质完整性之间实现所需的平衡 [P1]。

7 nm 节点的特定考量

在 7 nm 节点下，互连间距的缩小以及 M0 特征纵横比的增加放大了即便是轻微 ESL 非均匀性所带来的影响，使原子级厚度控制和共形性从“可选”要求转变为“必需”条件，这与 [P3] 中针对先进 BEOL 中 ALD 缩放规律的论述一致。多孔或半多孔低 k 介质的近邻存在，进一步要求 ESL 能够最大限度地降低前驱体渗入和等离子体诱导的键断裂，因为这些机理若管理不当已被证明会劣化 ULK 材料 [P2]。此外，更严格的 RC 延迟预算意味着 ESL 必须在不显著增加等效介电常数的前提下完成其刻蚀终止功能，从而强化了对致密但电学上相对温和材料的精心选择需求（工程实践）。