28nm Planar Flow

器件背景与集成逻辑

AA 硬掩膜沉积步骤位于垫氧生长和垫氮化硅沉积之后，其目的是引入一层额外、具有更高耐刻蚀能力的掩膜层，从而将光刻图形保真度与后续用于 STI 形成的强等离子体刻蚀步骤解耦 [A1]。垫氧和垫氮化硅主要用于缓冲机械应力并保护硅表面，但仅依靠其刻蚀选择比和厚度可扩展性，已不足以在先进节点的深各向异性沟槽刻蚀过程中维持临界尺寸（CD）控制，因此需要引入专用硬掩膜层 [P3]。该硬掩膜在 STI 沟槽刻蚀期间建立了稳健的图形转移界面，在保持有源区几何形状的同时，最大限度地减少由等离子体—表面相互作用引起的侧向侵蚀和线边粗糙度 [A2]。从集成角度看，在非晶碳和 DARC 沉积之前引入硬掩膜，可构建多层图形化堆栈，使每一层分别承担不同的光学或刻蚀选择性功能 [A1]。硬掩膜提供了该堆栈的机械和化学骨架，而后续的碳基层则在不直接将底层氮化硅或硅暴露于高能等离子体的情况下，增强光刻对比度并改善刻蚀图形转移 [A2]。

• [高] STI刻蚀过程中硬掩膜侵蚀：膜层密度不足或键合强度弱，会在各向异性沟槽刻蚀过程中导致加速的化学或离子诱导侵蚀，引起CD损失和沟槽轮廓畸变，从而降低隔离效果 [P3]。
• [高] 应力诱发开裂或分层：硬掩膜中过大的本征拉应力或压应力与下层垫氮化硅应力叠加，可能导致微裂纹或界面分层，并在热处理或等离子体工艺过程中扩展 [P2]。
• [中] 薄膜沉积不均匀：沉积动力学的空间变化会导致晶圆范围内硬掩膜特性不均匀，造成局部刻蚀速率差异和STI轮廓不一致，进而转化为器件参数波动 [A1]。
• [中] 界面缺陷形成：化学相容性不足或表面前处理不充分，可能在硬掩膜与垫氮化硅之间形成缺陷界面，在后续工艺中成为扩散通道或裂纹起始路径 [A1]。
• [低] 图形转移保真度下降：硬掩膜中细微的粗糙度或成分不均匀性会在多层图形转移过程中放大线边缘粗糙度，间接增加STI边缘变异性和漏电风险 [P3]。