14nm FinFET

器件背景与集成逻辑

As-Si 硬掩膜刻蚀步骤的作用是将鳍形图形的几何形状选择性地转移到非晶硅硬掩膜层中，该硬掩膜最终定义 14 nm FinFET 架构中的鳍临界尺寸及其位置 [A1]。在 FIN_PATTERN 模块中，该步骤位于光刻定义之后、连续的 SiO₂ 和 SiN 硬掩膜刻蚀之前，其目的是首先在一种对光刻胶及下方介电层具有高刻蚀对比度的材料中建立鳍图形的横向保真度 [A1]。刻蚀后的 As-Si 硬掩膜作为直接的图形承载层，在后续刻蚀过程中保护下方的氧化物和氮化物层，使多层图形能够在不产生累计线宽损失的情况下实现受控转移 [A1]。这种工艺顺序至关重要，因为在 As-Si 层面引入的误差会沿着所有后续硬掩膜刻蚀步骤传播，直接影响最终鳍宽，从而影响 FinFET 器件的静电栅控能力 [T1]。该步骤不同于流程后段出现的 a-Si 硬掩膜刻蚀，因为其工作背景是鳍定义而非栅极或切割图形定义，这意味着其所控制的临界尺寸直接对应于鳍体宽度，而非栅长或鳍去除特征 [A1]。

• [高] 临界尺寸偏置与变异性：化学刻蚀与离子方向性之间的非理想平衡会在 As-Si 硬掩膜中引起横向 CD 损失或增益，并在后续的氧化物和氮化物硬掩膜刻蚀过程中被传递，直接改变鳍宽，从而影响静电控制能力并导致阈值电压变异性 [T1]。
• [高] 线边与侧壁粗糙度传递：在 As-Si 刻蚀过程中产生的微掩膜效应或随机离子损伤会形成粗糙的侧壁，并被继承到下层结构中，增加表面散射，降低最终 FinFET 沟道中的载流子迁移率 [T3]。
• [中] 掩膜侵蚀与刻蚀选择比降低：过强的物理溅射会侵蚀 As-Si 硬掩膜本身，削弱其对下层结构的保护能力，并收窄后续 SiO₂ 和 SiN 刻蚀的有效工艺窗口 [A1]。
• [中] 等离子体诱发损伤累积：高能离子轰击可能使非晶硅表面致密化或发生改性，改变其在工艺过程中的刻蚀行为，并导致晶圆面内的剖面非均匀性 [A1]。